半导体装置及其制作方法制造方法及图纸

技术编号:3236246 阅读:111 留言:0更新日期:2012-04-11 18:40
本发明专利技术是提供一种半导体装置及其制作方法。其中半导体装置具有一理想化应力于沟道区域之中,此半导体装置包含一栅极位于一基底上方,一第一间隙壁形成于栅极侧壁上,且在该第一间隙壁下方存在一非硅化区域,包含一凹槽的一源/漏极区域形成于上述基底之中,以及一硅化区域位于上述源/漏极区域上。一阶梯高度形成于硅化区域的一上部位与一下部位之间。凹槽与各自非硅化区域的边缘间隔一间隙距离。阶梯高度与间隙距离较佳的比例是约小于或等于3。其中非硅化区域的宽度与阶梯高度较佳的比例是约小于或等于3。本发明专利技术所述的半导体装置及其制作方法,通过修改金属氧化物半导体装置的尺寸,可理想化沟道中的应力,由此可改善半导体装置的效能。

【技术实现步骤摘要】

本专利技术是有关于,特别是有关于一种具有应力的沟道的金属氧化物半导体装置(metal-oxide-semiconductor;MOS)及其制作方法。
技术介绍
超大规模集成(very large scale integration;VLSI)电路的缩小化是持续努力的目标。随着集成电路尺寸持续的缩小,且操作的速度也持续的加快,因此,元件中驱动电流的改善也变得更加重要。制作驱动电流改善的各种方式之中,例如已知形成应力的硅沟道,由此增加载流子的移动性,以改善元件的驱动电流。应力也可称作张力,可增加电子与空穴的移动性。利用应力的表面沟道可增加金属氧化物半导体元件的效能。上述方式可在固定的栅极长度且不需增加制作或设计元件的复杂度下,改善半导体元件的效能。导入应力的方式,也可以是通过在金属氧化物半导体元件的上方,形成应力的接触孔蚀刻停止(contact etch stop;CES)层。当沉积接触孔蚀刻停止层时,因为在接触孔蚀刻停止层与其下方的沉积层之间不同的接合能量,因此,会产生一平面内的应力,以在包含接触孔蚀刻停止层与下方的沉积层的复合层之间达到能量守恒。在沟道区域内,会产生一应力,以作为本文档来自技高网...

【技术保护点】
一种半导体装置,其特征在于,该半导体装置包含:一基底;一栅极,位于该基底的上方;一非硅化区域,邻接于该栅极,且设置于该基底上;一源/漏极区域,包含一凹槽,且该源/漏极区域位于基底之中;以及一硅化区域, 于该源/漏极区域上,其中该硅化区域具有一顶部表面,其包含一下部位,及介于该下部位与该非硅化区域之间的一上部位,该下部位的一顶部表面低于该上部位的一顶部表面一个阶梯高度,其中该非硅化区域的宽度与该阶梯高度的比例小于或等于3。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:柯志欣葛崇祜陈宏玮李文钦
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1