半导体装置及其制作方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制作方法。半导体装置包括鳍状结构、外延结构以及栅极结构，其中鳍状结构设置于基板上，外延结构仅设置于鳍状结构的顶面上而且完全覆盖住鳍状结构的顶面，其中外延结构具有圆弧顶面。栅极结构覆盖住部分鳍状结构以及部分外延结构。

【技术实现步骤摘要】

本专利技术涉及半导体装置的领域，特别是涉及一种具有鳍状结构的非平面。
技术介绍
随着场效晶体管(field effect transistors, FETs)元件尺寸持续地缩小,现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)场效晶体管元件，例如多栅极场效晶体管(mult1-gate M0SFET)元件及鳍式场效晶体管(fin field effect transistor, FinFET)元件取代平面晶体管元件已成为目前的主流发展趋趋势。由于非平面晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的由源极引发的能带降低(drain induced barrier lowering, DIBL)效应，并可以抑制短通道效应(short channel effect, SCE)。此外，相较于平面式场效晶体管元件，非平面晶体管元件在同样的栅极长度下具有较宽的通道宽度，因而也可提供加倍的漏极驱动电流。另一方面，目前业界还发展出所谓的「应变娃(strained-silicon)技术」，以进一步增加晶体管元件的载流子迁移率。举例来说，其中一种主流的应变硅技术是将硅锗(SiGe)或石圭碳(SiC)等晶格常数(lattice constant)不同于单晶石圭(single crystal Si)的外延结构设置于半导体元件的源/漏极区域。由于硅锗外延结构及硅碳外延结构的晶格常数分别比单晶硅大及小，使得与外延结构相邻的载流子通道会感受到一外加应力，而产生了晶格以及带结构(band structure)的改变。在此情况之下，载流子迁移率以及相对应场效晶体管的速度均会有效提升。然而，随着半导体元件的尺度不断减缩，即便同时采用非平面场效晶体管元件以及在源/漏极区域形成外延结构，仍无法有效提升半导体元件的驱动电流，因此仍需要提供一种半导体元件及其制作方法，以满足对驱动电流的需求。
技术实现思路
本专利技术目的在于提供一种，以解决上述现有技术的缺失。根据本专利技术的一实施例，提供一种半导体装置。半导体装置包括鳍状结构、外延结构以及栅极结构。鳍状结构设置于基板上，外延结构仅设置于鳍状结构的顶面上而且完全覆盖住鳍状结构的顶面，其中外延结构具有一圆弧顶面。栅极结构覆盖住鳍状结构以及外延结构。根据本专利技术另一实施例，提供一种半导体装置的制造方法，可应用于半导体装置半成品。半导体装置半成品包括基板、鳍状结构以及绝缘结构，其中鳍状结构以及绝缘结构均设置于基板上。制作方法包括蚀刻鳍状结构的顶面，在蚀刻鳍状结构的顶面之后，仅于鳍状结构的顶面上成长外延结构，其中外延结构具有圆弧顶面。【附图说明】图1是本专利技术第一实施例的半导体装置的局部俯视图；图2是本专利技术第一实施例沿着图1剖线所绘制的半导体装置的剖视图；图3是本专利技术第一实施例沿着图1剖线所绘制的半导体装置的剖视图；图4至图7是本专利技术一实施例半导体装置的制造方法示意图；图8至图10是本专利技术另一实施例半导体装置的制造方法示意图。图11是本专利技术又一实施例半导体装置的制造方法示意图。主要元件符号说明10基底10a主表面12突起结构13鳍状结构14栅极结构16源极区域18漏极区域20金属接触结构30绝缘结构30a 顶面32介电层34间隙壁40外延结构42主要电流路径50蚀刻制作工艺54外延成长制作工艺56蚀刻制作工艺60虚置栅极结构62栅极沟槽100半导体装置100’ 半导体装置半成品 101下层基底102绝缘结构121顶面141栅极介电层142功函数层143栅极金属层144 盖层341下层间隙壁342上层间隙壁401圆弧顶面402平坦界面601栅极介电层602 虚置栅极电极层603盖层Η:闻度H2高度H3初始高度H4减缩高度Ητ总和高度ff!宽度W2宽度【具体实施方式】在下文中，加以陈述本专利技术的半导体装置的【具体实施方式】，以使本
中具有通常技术者可据以实施本专利技术。该些【具体实施方式】可参考相对应的附图，使该些附图构成实施方式的一部分。虽然本专利技术的实施例公开如下，然而其并非用以限定本专利技术，任何熟悉此技术者，在不脱离本专利技术的精神和范畴内，可作些许的更动与润饰。图1是本专利技术第一实施例的半导体装置的局部俯视图。根据本专利技术的第一实施例，图1所示的半导体装置100至少包括一基底10、至少二设置于基底10上的鳍状结构13、仅设置在各鳍状结构13顶面上的外延结构40、栅极结构14、源极区域16、漏极区域18以及至少二分别电连接于源极区域16和漏极区域18的金属接触结构20。上述基底10的主表面10a可具有一预定晶面，且鳍状结构13的长轴轴向平行于一晶向。举例来说，对于一块硅基底而言，上述预定晶面可以是(100)晶面。鳍状结构13的顶面也可具有(100)晶面，且鳍状结构13可沿着〈110〉晶向延伸，但晶面与晶向不限于此。栅极结构14可以横跨鳍状结构以及外延结构40。源极区域16和漏极区域18分别设置于栅极结构14的两侧，其可以例如是设置在栅极结构14两侧的外延结构40内或是设置在叠覆于外延结构40上的其他外延结构(图未示)内。金属接触结构20可以分别电连接源极区域16和漏极区域18，使得电信号可以经由金属接触结构20而在源极区域16和漏极区域18间传递。此外，也可以额外设置电连接至栅极结构14的另一金属接触结构(图未示)，以传递开、关载流子通道的电信号至栅极结构14。图2是本专利技术第一实施例沿着图1剖线所绘制的半导体装置的剖视图。根据图2所示的半导体装置100剖视图，外延结构40具有一由下往上渐缩的宽度，致使其具有一圆弧顶面401。此外，其成分优选不同于下方鳍状结构13的成分，致使两者可具有相异的晶格常数(lattice constant)。举例来说，当外延结构40设置于P型场效晶体管内时，则夕卜延结构40内成分的晶格常数优选大于鳍状结构13主体成分的晶格常数，例如当鳍状结构13的主要组成是娃时，外延结构40组成可例如是娃锗(S1: xGex, X < 1)。选择性地，外延结构40内的锗浓度可以由外延结构40下部往上部渐增或是由外延结构40内部往外部渐增，但不限于此。另一方面，当外延结构40设置于N型场效晶体管内时，则外延结构40内成分的晶格常数优选小于鳍状结构13主体成分的晶格常数，例如当鳍状结构13的主要组成是硅时，夕卜延结构40组成可例如是娃碳(S1: XCX, X〈l)、娃磷(SiP)或其他合适组成。选择性地，外延结构40内的碳浓度可以由外延结构40下部往上部渐增或是由外延结构40内部往外部渐增，但不限于此。本实施例的一特征在于，当半导体装置100处于一开启状态(on-state)时，与栅极结构14重叠的外延结构40可作为源极区域16和漏极区域18间载流子的主要流通路径。由于外延结构40具有圆弧顶面401，因此源自于栅极结构14的电场可以均匀地分布在此圆弧顶面401上，避免电场集中在外延结构40内的特定区域而影响了半导体装置100的电性表现。又，由于外延结构40取代了原先鳍状结构的顶部区段(图未示)，通过其具有圆弧顶面401的特征，因此也提供了较宽的本文档来自技高网...

【技术保护点】
一种半导体装置，包括：鳍状结构，设置于一基板上；绝缘结构，设置于该基板上；突起结构，直接接触该基板且部分突出于该绝缘结构，其中突出于该绝缘结构的该突起结构为该鳍状结构；外延结构，仅设置于该鳍状结构的顶面上而且完全覆盖住该鳍状结构的顶面，其中该外延结构具有一圆弧顶面；以及栅极结构，覆盖住该鳍状结构以及该外延结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴彦良，张仲甫，洪裕祥，沈文骏，傅思逸，吕曼绫，刘家荣，陈意维，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71