半导体结构及金属氧化物半导体元件的制作方法技术

本发明专利技术提供一种半导体结构及金属氧化物半导体元件的制作方法，其中通过在栅电极和源极／漏极上的硅化层选择性地施加应力，进而在该半导体结构的沟道选择性地施加应力。通过将硅化层晶粒的较大尺寸定位于第一方向以及将较小尺寸定位于第二方向以在此硅化层选择性地产生应力，该两方向之一是平行于沟道内载流子移动的方向，且另一方向是垂直于上述载流子移动的方向。用上述半导体元件的制作方法所制作的半导体元件，具有较好的载流子迁移能力，其半导体元件也具有较好的元件性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构及其制作方法，其中该半导体结构是通过硅化反应以及适当地选择设置覆盖层而选择性地施加应力于该半导体结构。更特别地是，本专利技术涉及一半导体结构，例如一场效应晶体管(FET)或其它晶体管，具有一个或多个硅化层接触部且在这些硅化层上方形成具有应力加强覆盖层，选择硅化层的特性和品质以加强半导体元件的电性操作。本专利技术也是有关于具有选择特性和品质的硅化层的形成及制作方法。
技术介绍
一般所知，半导体元件例如场效应晶体管(FET)或其它晶体管的载流子(电子或空穴)迁移率及其流动、驱动电流以及其它电特性会被机械的压缩和拉伸应力所影响。例如，在硅衬底或绝缘体上硅(SOI)的单轴或双轴施加拉伸应力会提高其内部一个或多个方向的电子迁移率，然而却会降低其空穴迁移率。同样地，若硅衬底在单轴或双轴施加压缩应力，则可提高上述硅衬底内部的一个或多个方向的空穴迁移率，但电子迁移率会被降低。场效应晶体管沟道内单轴和双轴的压缩和拉伸应力被认为可由浅沟槽隔离(Sallow Trench Isolation；TSI)、氮化硅蚀刻停止层、硅化层接触部、衬底和蚀刻停止层上方的外延层及其它工艺中的加工步骤产生。然而分析这些应力及研究其原因，为了达到选择和控制载流子迁移率的提高或降低，准确的控制上述工艺已是不可避免。已经研发了产生有益的应力的一些技术，但截至目前为此，仍有许多因素，例如成本、批量生产及制造集成，限制了这些技术的采用。
技术实现思路
有鉴于此，本专利技术的第一目的在于提供一种金属氧化物半导体场效应晶体管(MOSFET)，其中该金属氧化物半导体晶体管具有一形成在一硅衬底中的沟道。通过在多晶硅栅电极和源极漏极上方形成一金属硅化层以对该沟道选择性地施加应力。该硅化层在该多晶硅内产生应力，且依次在此硅化层下方构件产生应力，其中以硅沟道为界限。该硅化层也会在部分包含源极漏极的衬底中产生应力。形成上述硅化层，使得此硅化层内晶粒的较大尺寸排列于相同的第一方向，且此晶粒较小尺寸排列于相同的第二方向，该第一方向与该第二方向相互垂直。此外，当其中的一方向平行于沟道内载流子移动的方向时，则另一方向垂直于载流子移动的方向。在一具体实施例中，上述MOSFET是一NMOS元件，其中该第一方向垂直于载流子移动的方向，且该第二方向平行于载流子移动的方向。在另一具体实施例中，上述MOSFET是一PMOS元件，其中该第一方向平行于载流子移动的方向，且该第二方向垂直于载流子移动的方向。两元件的载流子移动较佳的方向是沿着硅基材<110>方向，然而<100>和<111>方向也可有相同的预期结果。根据本专利技术的第二目的，在于提供上述MOSFET的制作方法。一含金属的反应层在多晶硅栅电极及其中部分设置有源极漏极的硅衬底上形成。一含金属覆盖层在该反应层上形成。该覆盖层的热膨胀系数与该衬底的热膨胀系数不同。然后加热上述的组合物以反应成具有多晶硅栅电极和含有硅的源极漏极的部分反应层。上述反应在该栅电极顶上和部分含源极漏极硅衬底上方产生一金属硅化层。该覆盖层可使得金属硅化层晶粒较大和较小尺寸产生如上所述的定位。本专利技术的第三目的在于提供一种半导体结构，该半导体结构包含一半导体衬底、一介电层，在该衬底表面上形成，及一电极层，在该介电层表面上形成，其中该半导体结构包括一硅化层，在该电极层表面上形成，且该硅化层的晶粒具有一较大尺寸和一较小尺寸，其中该晶粒的较大尺寸大体上定位于平行该衬底表面的第一方向，且该晶粒的较小尺寸大体上定位于平行该衬底表面的第二方向，该第一方向与该第二方向相互垂直。本专利技术的第四目的在于提供一种半导体元件的制作方法，包括首先在一半导体衬底上形成一金属氧化物半导体元件，接着在该金属氧化物半导体元件上方设置一金属层，再用退火处理该金属层及该衬底，以在该金属氧化物半导体元件上方形成一金属硅化层，然后在该金属氧化半导体元件上方设置一覆盖层，最后再以退火处理该金属氧化物半导体元件，其中该反应层和该衬底的区域形成一硅化层。本专利技术的另一目的，在于提供一种半导体结构，包含一半导体衬底，其中该半导体结构包括一硅化层，在该衬底表面上形成，该硅化层的晶粒具有一较大尺寸和一较小尺寸，该晶粒的该较大尺寸大体上定位于平行该衬底表面的第一方向，且该晶粒的该较小尺寸大体上定位于平行该衬底表面的第二方向，该第一与该第二方向相互垂直。如上所述的半导体结构，其中该晶粒的垂直定位会在该衬底内的该第一方向和该第二方向产生不同的应力。如上所述的半导体结构，还包括一源极和一漏极，在该衬底中形成，以在该源极和该漏极之间限定一沟道，其中载流子在该第一方向或该第二方向之一流动。如上所述的半导体结构，其中该衬底具有一(110)结晶结构，该载流子在<110>方向流动。其中上述半导体结构具有较佳的载流子迁移能力，使得该半导体结构具有较好的元件性能。本专利技术的另一目的，在于提供一种金属氧化物半导体元件的形成方法，包含在具有<110>结晶结构的衬底上形成栅极；在该栅极的两侧形成源极和漏极，在该源极和该漏极间限定一沟道区域，其中电流在该源极和该漏极间往<110>方向流动；在该金属氧化物半导体元件上方设置一反应层；在该反应层上方设置一覆盖层；以及退火该金属氧化层半导体元件，其中该反应层和该衬底的区域形成一硅化层。如上所述的金属氧化物半导体元件的形成方法，还包括在退火处理后移除该覆盖层和该反应层的未反应部分。如上所述的金属氧化物半导体元件的形成方法，其中该金属氧化物半导体元件为一N型金属氧化物半导体元件，且其中该覆盖层具有一厚度，该反应层具有一厚度，以及该覆盖层的该厚度与该反应层的该厚度的比值大于或等于2∶1。如上所述的金属氧化物半导体元件的制作方法，其中该金属氧化物半导体元件为一P型金属氧化物半导体元件，且其中该覆盖层具有一厚度，该反应层具有一厚度，以及该覆盖层的该厚度与该反应层的该厚度的比值小于或等于4∶1。如上所述的金属氧化物半导体元件的形成方法，还包括在设置该覆盖层之前在该反应层上形成一阻挡层。如上所述的金属氧化物半导体元件的形成方法，其中该反应层选自由钴、铒、镍、铂、钽、钛以及钨构成的族群，或其组合物。用上述半导体元件的制作方法所制作的半导体元件，具有较好的载流子迁移能力，所以其半导体元件也具有较好的元件性能。以上大体概述本专利技术的特征及技术上的优点，接下来将更加详述本专利技术说明书使其更易被了解。本专利技术其它特征及其优点将在此后说明以构成本专利技术权利要求的内容。可了解的是，任何本领域普通技术人员在参阅本专利技术所揭示的概念和具体实施例，应该可以作修饰或设计成其它结构或方法以完成本专利技术的相同目的。在不脱离权利要求范围的本专利技术精神与范围内任何本领域普通技术人员，应该可以使用等效结构以达成本专利技术的目的，其都应包含在本专利技术范围内。附图说明图1为本专利技术实施例的一完整场效应晶体管(FET)在X-Y-Z坐标系的正视图，其中该FET设有一硅化层，该硅化层的晶粒选择性地定位且设置在多晶硅栅电极顶部及其中形成一源极/漏极的部分硅衬底上；图2为公知方式形成在栅电极和源极漏极上部本文档来自技高网...

【技术保护点】
一种半导体结构，包含一半导体衬底，其中该半导体结构包括：一硅化层，在该衬底表面上形成，该硅化层的晶粒具有一较大尺寸和一较小尺寸，该晶粒的该较大尺寸大体上定位于平行该衬底表面的第一方向，且该晶粒的该较小尺寸大体上定位于平行该衬底表面的 第二方向，该第一与该第二方向相互垂直。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：葛崇祜，李文钦，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]