半导体装置及其形成方法制造方法及图纸

本发明专利技术提供一种半导体装置及其形成方法，此半导体装置包括基底，栅极电极形成于基底上，栅极间隔物形成于栅极电极的两侧，源／漏极区域形成于基底中，以及导电区域形成于源／漏极区域上，导电区域包括第一导电区域以及第二导电区域，其中第二导电区域形成于第一导电区域以及栅极间隔物之间，第一导电区域的顶部表面是低于第二导电区域的顶部表面，且上述二顶部表面相差一台阶的高度。本发明专利技术所述半导体装置及其形成方法，在沟道区域中的拉伸应力得到提升的同时，亦能有效抑制电流拥挤效应的发生，使装置的驱动电流得以改善，且装置的漏电流亦可得以降低。

【技术实现步骤摘要】

本专利技术是有关于一种，更进一步的说，是有关于一种能有效抑制电流拥挤效应，并使驱动电流得以改善的。
技术介绍
超大型集成电路(very large scale integration，VLSI)的尺度缩小是近年来不断努力研究的课题。随着电路尺寸的变小以及运算速度的变快，装置驱动电流(device drive current)的改善即成为非常重要的课题之一。在所有用来改善装置驱动电流的方法中，拉伸硅沟道(strained silicon channel)是一种经常被使用的技术，因其可有效改善载流子移动率(carrier mobility)。在此所谓的拉伸(strain)属于应力(stress)的一种，可有效增加整体(bulk)电子与空穴的移动率(mobility)。金属氧化物半导体(metal oxidesemiconductor，MQS)装置的效能可通过被拉伸的表面沟道(strained-surface channel)而得以提升。通过此拉伸硅沟道技术的使用，可使半导体装置在维持原栅极长度(gate length)且不增加电路设计或制造困难度之下，有效地提升装置效能。当硅材料被施本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，所述半导体装置包括：一基底；一栅极电极，形成于该基底上；一栅极间隔物，形成于该栅极电极的两侧；一源／漏极区域，形成于该基底中；以及一导电区域，形成于该源／漏极区域上，该导电 区域包括一第一导电区域以及一第二导电区域，其中该第二导电区域是形成于该第一导电区域以及该栅极间隔物之间，该第一导电区域的顶部表面是低于该第二导电区域的顶部表面，且上述二顶部表面相差一台阶的高度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王志豪，王大维，蔡庆威，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]