相变化存储元件及其形成方法技术

本发明专利技术提供一种相变化存储元件及其形成方法，可降低相变化体积且具有较低驱动电流。该存储元件的形成方法包括，形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一抗反射层；图案化及蚀刻该抗反射层及该下电极，形成一具有侧边的下电极；以及在该抗反射层上形成一相变化材料层，其中该相变化材料层与该下电极侧边相接触。该存储元件的形成方法更包括形成一上电极于该相变化材料层上，以及形成一上电极接点于该上电极上。本发明专利技术可降低制程复杂度及成本，且可降低写入电流。

【技术实现步骤摘要】

本专利技术有关于一种半导体元件及其制程，特别有关于一种具有小相变化(phase change)体积的相变化随机存取存储器元件及其制法。
技术介绍
相变化技术为下一代存储元件的最具发展的储存方式。其利用硫属化物半导体(chalcogenide semiconductor)作为储存材料。硫属化物半导体又称为相变化材料，具有结晶及非晶两种型态。在结晶状态时，相变化材料具有低电阻，而在非晶状态时则具有高电阻。相变化材料在结晶态及非晶态的电阻比一般约大于1000，因此相变化存储元件在读取状态时不易产生错误。硫属化物在某些温度范围下无论在结晶态或非晶态皆非常稳定，可通过电子脉冲在两态间来回转换。利用硫属化物相变化原理的存储元件一般称为相变化随机存取存储元件(PRAM)。PRAM具有多种优点，包括，高速、低耗电量、非易失性、高密度及低成本。此外PRAM具有多种其他存储元件(例如DRAM、SRAM以及快闪存储器)所缺乏的优点，例如非易失性、可在高速下进行写入，例如低于约50纳秒。由于不需要晶体管来完成读取或写入的动作，因此存储元件可形成高密度。此外，PRAM存储元件相容于CMOS逻辑元件，且相对于其他存储元件具有较低的制造成本。图1显示传统底部接点PRAM存储元件。相变化材料2形成在上电极4与下电极接点6之间。当电流经过时，将相变化材料2加热至高于熔点温度，接着温度快速下降至低于结晶温度，如区域8所示，部分相变化材料转换成具有高电阻的非晶态，因此PRAM存储元件转换至高电阻态。区域8可通过加热相变化材料2至高于结晶温度，但低于熔点温度间一段时间后，回复至结晶态。改良PRAM元件的挑战在于降低用来引发可逆相变化的写入电流。一般来说，具有特定电阻的相变化材料，较小的电阻接点面积会形成较高的电阻，当电流经过时会产生较高的电阻热能。较小的电阻接点区域相对需要较小的驱动电流，因此可降低能量消耗。传统制造PRAM的方法中试图缩小电极接点区域，当电极接点区域随着相变化量而缩小，所需的写入电流也随着降低。当传统方法成功降低接点面积，微影及蚀刻制程却限制了接点的尺寸大小。其他改善方法是利用通过改变接点的几何型态，以降低接触面积。图2显示具有侧边的相变化存储元件。相变化材料12具有一与下电极14相接触的接触区域20。由于可形成非常薄的下电极14，因此接触区域20具有非常小的面积，例如约0.004μm2。因此，电流密度大幅改善。然而上述方法需要复杂且高成本的制程，例如为了形成侧边接触区域20，下电极14沉积及图案化后，接着沉积层间介电层(ILD)15。在层间介电层15中形成沟槽18至绝缘层22中，以露出下电极14的侧边(接触区域20)。上述传统的方法中至少需要两道光罩，一道用来形成下电极14，而另一道用来形成沟槽18。因此，业界亟需一种降低PRAM元件制程步骤及成本的制造方法。
技术实现思路
本专利技术提供一种可降低相变化量及驱动电流的相变化存储元件及其制法。为实现上述目的，本专利技术提供一种相变化存储元件，包括一底部绝缘层，包括一下电极接点；一下电极，置于该下电极接点上，其中该下电极包括一侧边，向下延伸至该底部绝缘层的顶部表面；一抗反射层(ARC)，置于该下电极上；以及一相变化材料层，置于该抗反射层及该底部绝缘层之上，其中该相变化材料层与该下电极的侧边相接触。此外，相变化材料层更包括一上电极，置于该相变化材料层之上。为了实现上述目的，本专利技术提供一种相变化存储元件，包括一底部绝缘层及一下电极接点，自该底部绝缘层的顶部表面延伸至底部表面；一下电极，置于至少部分该下电极接点以及部分该底部绝缘层之上，且该下电极具有一侧边；一绝缘层，置于该下电极之上；一相变化材料层，置于该绝缘层上并延伸至该底部绝缘层上，其中该相变化材料层接触该下电极的侧边；以及一上电极，置于该相变化材料层之上。本专利技术所述的相变化存储元件，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。本专利技术所述的相变化存储元件，该绝缘层与该下电极大抵具有相同形状，且该绝缘层大抵与该下电极重迭。本专利技术所述的相变化存储元件，该绝缘层为一多层堆叠结构。本专利技术所述的相变化存储元件，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。本专利技术所述的相变化存储元件，该相变化材料为硫属化物。本专利技术所述的相变化存储元件，更包括一顶部绝缘层，该顶部绝缘层包括一上电极接点，电性连接至该上电极。为实现上述目的，本专利技术提供一种形成相变化存储元件的方法，包括形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一抗反射层(ARC)；图案化及蚀刻该抗反射层以及该下电极，形成一具有侧边的下电极；以及在该抗反射层与该底部绝缘层上形成一相变化材料层，其中该相变化材料层与该下电极的侧边相接触。上述形成方法中更包括在该相变化材料层上形成一上电极。为了实现上述目的，本专利技术提供一种相变化存储元件的形成方法，包括形成一底部绝缘层，包括一下电极接点；在该下电极接点上形成一下电极；在该下电极上形成一绝缘层；图案化及蚀刻该绝缘层及该下电极，形成一具有侧边的下电极；以及在该绝缘层上形成一相变化材料层，其中该相变化材料层与该下电极侧边相接触。本专利技术所述的相变化存储元件的形成方法，更包括形成一上电极于该相变化材料层上，以及形成一上电极接点于该上电极上。本专利技术所述的相变化存储元件的形成方法，该下电极的侧边向下延伸至该底部绝缘层的顶部表面上。本专利技术所述的相变化存储元件的形成方法，该绝缘层与该下电极大抵具有相同形状，且该绝缘层大抵与该下电极重迭。本专利技术所述的相变化存储元件的形成方法，该绝缘层为一多层堆叠结构。本专利技术所述的相变化存储元件的形成方法，该多层堆叠结构包括一金属粘着层以及一置于该金属粘着层上的抗反射层、一介电层或上述材料的组合。本专利技术所述的相变化存储元件的形成方法，该相变化材料层为硫属化物。本专利技术具有多种优点，第一，只需一道图案化及蚀刻步骤即可形成下电极及抗反射层，因此降低制程复杂度及成本。第二，通过避免在下层底部绝缘层中下电极的侧边形成沟槽(凹陷)，使得在元件运作中相变化材料大小的改变受到限制，因此写入电流降低。附图说明图1为传统底部接点PRAM存储元件。图2为传统侧接点PRAM存储元件。图3A、3B、4A、4B、5A～5C、6～8A及8B为本专利技术较佳实施例中间制程的截面图具体实施方式为了让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下如图3A所示，导线32与绝缘层30形成在第一金属化层中。在一较佳实施例中，可通过金属蚀刻制程形成导线32，接着形成绝缘介电层30，也就是层间介电层(ILD)。导线32可为一般常用的金属材料，例如金属或金属合金，包括Al、AlCu、Cu、Ti、TiN或W。导线32形成部分电流驱动线路(未显示)，以提供电流引发相变化。在其他实施例中，如图3B所示，导线32是通过单镶嵌制程形成，其中绝缘层30在图案化光刻胶(未显示)、蚀刻出沟槽再以导电材料38填满沟槽后形成。接着以化学机械研磨制程(CMP)平坦化导电材料38及绝缘层30的表面形成导线，如图4A所示。如图4A所示，在导线32上形成下电极接点36，下电极本文档来自技高网...

【技术保护点】
一种相变化存储元件，包括：一底部绝缘层及一下电极接点，自该底部绝缘层的顶部表面延伸至底部表面；一下电极，置于至少部分该下电极接点以及部分该底部绝缘层之上，且该下电极具有一侧边；一绝缘层，置于该下电极之上；一相 变化材料层，置于该绝缘层上并延伸至该底部绝缘层上，其中该相变化材料层接触该下电极的侧边；以及一上电极，置于该相变化材料层之上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄健朝，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]