一种半导体整流器件制造技术

一种半导体整流器件由一等效的ＰＮ结和垂直ＭＯＳ管并联组成，而垂直ＭＯＳ管中的上部源／漏区通过以下工序形成：ａ．在栅电极光刻和腐蚀工序之后，对硅片第一主表面暴露出来的区域进行Ｎ型离子注入；ｂ．在Ｎ型离子注入之后，对硅片第一主表面暴露出来的区域进行挖硅腐蚀，在栅电极的侧面下方区域残留的Ｎ型离子经过快速热退火形成上部源／漏区。本实用新型专利技术通过挖硅腐蚀工艺，解决了现有垂直ＭＯＳ管的上部源／漏Ｎ＋区面积较大以及分布不合理所带来的问题。对于等效ＰＮ结区来说，其用单一的ＰＮ结替代了原来的ＮＰＮ管，具有更小的ＰＮ结寄生效应。对于等效的垂直ＭＯＳ管区，其用残余的Ｎ型离子经过快速热退火形成上部源／漏区，从而大幅度的减少了上部源／漏区的有效结面积，具有更小的反向漏电流。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及功率半导体MOS器件，特别涉及一种半导体整流器件。 这种MOS器件保留了肖特基势垒整流二极管的优点，同时具有正向快速导 通，反向漏电4氐，导通电压Vf可由离子注入剂量调节等特点。另外，该器件 不需要势垒贵金属，可以采用标准CMOS硅工艺制作，因此器件的可靠性较 高而成本可以大大降低。技术背景肖特基势垒整流二极管是以贵金属(如金、银、铂、钛、镍、钼等)A为 正极，N型半导体B为负极，在二者接触面上形成具有整流特性的异质结势 垒而制成的一种半导体器件。其工作原理是:N型半导体中存在着大量的电子， 贵金属中仅有极少量的自由电子，所以电子^t从浓度高的B中向浓度低的A 中扩散。金属A中没有空穴，也就不存在空穴自A向B的扩散运动。随着电 子不断从B扩散到A， B表面上的电子沐JL^面逐渐降低，表面电中性被破 坏，于是就形成内建电场，方向为B—A。在该电场作用之下，A中的电子也 会产生从A —B的漂移运动，从而削弱了由于扩散运动而形成的电场.当建立 起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电 子扩^t运动达到相对的平衡，便形成了肖特基势垒。如图1-6所示，典型的肖特基整流二统管是以N-/N+型半导体外a片为基础，在其上表面淀积阳极(阻档层)金属，例如铂金等，经过密切接触以后便形成肖特基势垒；当肖特基整流4管两端加上正偏压时，金属A和N型基片B分别接电源的正、负极，此时势垒宽度W变窄；反之，加负偏压时，势垒宽度W则增加.由此可见，肖特基势垒结构具有类似于晶体^fel管的整流效应，所以又称作肖特基势垒整流二极管。近年来，随着功率半导体设计和制造工艺技术的飞iiXIL人们设计和制 造了各种各样的肖特基势垒整流二极管.由于低功耗、超高速，它被广泛应用于开关电源、变频器、驱动器，探测，防护或微波通信等电路领域，作为 高频、低压、大电流的整流二极管、续流二极管、保护二极管、小信号检波 二极管等。但是，有时因为需要较高的势垒特性，必须使用特殊的势垒金属，如贵金 属铂等，因而导致其制造工艺存在以下不足之处1) 由于势垒是由势垒金属与N型半导体的异质结构成，其相应的正向导 通阈值电压Vf主要由势垒高度决定，而为满足各种各样的Vf需求在制造中 需要调节势垒高度，势必需要调节势垒金属组成及形成，从而导致工艺复杂 化而难以满足多样性需求；2) 肖特基势垒整流二极管存在因漏电流较大而导it良向功耗较高，并且 此问题随温度升高而加剧，从而引发电源可靠性问题；3) 如果使用重金属，由于沾污问题，其制作与普通CMOS工艺难兼容；4) 如果使用贵金属材料，则制作成本高；为此，如何保留肖特基势垒整流二敗管的优点，克ISJi述不足是一些相关 技术着重研究的课题.目前中国专利CN1248298C公开了 一种《制造半导体整流器件的方法及所 得器件》，其专利技术的基本思想在于 一种垂直半导体整流器件，由一等效的PN 结和垂直MOS管并WBL成；在加正向电压时，由于并联的垂直MOS管栅漏 短接，使其沟道快速开启，从而使整个器件能在较低电压下导通，提高了开 关iiA,在加反向电压时，MOS管栅源短接，MOS管截止，与MOS管并联 的PN结负担反向偏压，反向漏电流由PN结决定。该器件具有较短的平緩的 沟道掺杂区，从而改善了上部源/漏N+区与沟道P-区形成的PN的特性，提 高了有效电流密度，降低了大电流工作状态下的JFET效应.然而，如图7所示，由于垂直MOS管的上部源/漏N+区24面积较大，而 且位于等效的PN结区66上方，因此存在以下问题一是对于等效的PN结区66，由于其上方有上部源/漏N+区24存在，M 往下看便形成了上电极32、上部源/漏N+区24、第二P-扩散区42、 N-外 延层22/N+衬底层20和下电极34串联结构，等效于一NPN三极管，而非单 纯的PN结，导致固有的容抗和阻抗寄生效应较大；二是一对于垂直MOS管，由于上部源/漏N+区24位于等效的PN结区66 和沟道緩变PN结36上方，此垂直MOS管的源/漏N+区等效结面积相应较大， 因而结反向漏电流也较大，导致反向功耗依然较高。
技术实现思路
本技术揭:供一种半导体整流器件，其目的是为了解决垂直MOS管的 上部源/漏N+区面积较大以及分布不合理所带来的问题。为达到上述目的，本技术采用的技术方案是 一种半导体整流器件， 在俯视平面上，该器件有源区包含排布的各个整流单元；各个整流单元通过上、下电极并联成整体；其中，每个整流单元由PN结区与垂直半导体MOS 管区相邻组合而成；其创新在于在截面上，所述PN结区自上而下由上电极、第二 P -扩散区、N —外延层、 N+衬底层和下电极构成；其中，第二P-扩散区与N-外延层形成PN结^fel 管；在截面上，所述垂直半导体MOS管区自上而下由上电极、多晶珪层、栅 氧化层、上部源/漏区、沟道区、作为下部漏/源区的N-外l^/N+衬底层和 下电极构成；其中，垂直半导体MOS管区的上电极与PN结区的上电;febl同 一制造层，相应的N-夕卜延层、N+衬底层和下电极亦分别属于同一制造层； 经过挖砝腐蚀后残留的上部源/漏区位于栅电极的侧面下方区域，上部源/漏区 的上方与栅氧化层接触，靠PN结区一側的端面与上电极接触，上部源/漏区 的另一侧及下方与沟道区相连；沟道区的上方与栅氧化层接触，另一侧及下 方与N-外延区相连；所述垂直半导体MOS管区与PN结二改管区通过上、下电极并联形成一 个复合结构的整流单元。上述技术方案中的有关内容解释如下1. 上述方案中，所述上部源/漏区是指位于半导M片正面的N+区， 作为垂直MOS管的上部源或漏；所述下部漏/源区；1指位于半导M片 背面的N+区，作为垂直MOS管的下部漏或源。2. 上述方案中，垂直MOS管区在施加正向电压时，上部源/漏区(N+区) 为漏极，下部漏/源区(N+衬底层)为源极，多晶珪层为栅极，第二P-扩散 区表面为沟道形成区；垂直MOS管区在施加反向电压时，上部源/漏区(N+ 区)为源极，下部漏/源区(N+衬底层)为漏极，多晶硅层为栅极，第二P-扩散区表面为沟道形成区，以此构成垂直MOS管。3. 上述方案中，为了保护半导体器件，在俯视平面上，该器件有源区包 含排布的一个以上的保护4管；该保护二极管由P型杂质注入推结后的第 一 P -扩散区与N —外延层形成的PN结构成.4. 上述方案中，为了保护半导体器件，在俯视平面上，该器件有源区外 围设有至少一个保护环;该保护环由P型杂质注入推结后的第一 P —扩散区与 N -外延层形成的PN结构成。由于上述技术方案的运用，本技术与中国专利CN1248298C相比具有 下列优点和效果1. 本技术采用了挖硅腐蚀工艺，去除了多晶硅光刻腐蚀之后暴露出来的N+注入区，对于等效PN结区来说，其结果是用单一的PN结替代了原 来的NPN管，所以本技术的整流器件具有更小的PN结寄生效应。同时， 由于降低了寄生效应，相应提高了单位截面积的结特性，为提高器件单元密 度辟出了空间.2. 本技术采用了挖硅腐蚀工艺，去除了多晶硅光刻腐蚀之后暴露出 来的N+注入区，对于等效的垂直MOS管区，其结果是用残余的位于栅电极 的侧面下方N型离子经过本文档来自技高网...

【技术保护点】
一种半导体整流器件，在俯视平面上，该器件有源区包含排布的各个整流单元；各个整流单元通过上、下电极并联成整体；其中，每个整流单元由ＰＮ结区与垂直半导体ＭＯＳ管区相邻组合而成；其特征在于：　　　　在截面上，所述ＰＮ结区自上而下由上电极、第二Ｐ－扩散区、Ｎ－外延层、Ｎ＋衬底层和下电极构成；其中，第二Ｐ－扩散区与Ｎ－外延层形成ＰＮ结二极管；　　　　在截面上，所述垂直半导体ＭＯＳ管区自上而下由上电极、多晶硅层、栅氧化层、上部源／漏区、沟道区、作为下部漏／源区的Ｎ－外延层／Ｎ＋衬底层和下电极构成；其中，垂直半导体ＭＯＳ管区的上电极与ＰＮ结区的上电极是同一制造层，相应的Ｎ－外延层、Ｎ＋衬底层和下电极亦分别属于同一制造层；经过挖硅腐蚀后残留的上部源／漏区位于栅电极的侧面下方区域，上部源／漏区的上方与栅氧化层接触，靠ＰＮ结区一侧的端面与上电极接触，上部源／漏区的另一侧及下方与沟道区相连；沟道区的上方与栅氧化层接触，另一侧及下方与Ｎ－外延区相连；　　　　所述垂直半导体ＭＯＳ管区与ＰＮ结二极管区通过上、下电极并联形成一个复合结构的整流单元。

【技术特征摘要】
1.一种半导体整流器件，在俯视平面上，该器件有源区包含排布的各个整流单元；各个整流单元通过上、下电极并联成整体；其中，每个整流单元由PN结区与垂直半导体MOS管区相邻组合而成；其特征在于在截面上，所述PN结区自上而下由上电极、第二P-扩散区、N-外延层、N+衬底层和下电极构成；其中，第二P-扩散区与N-外延层形成PN结二极管；在截面上，所述垂直半导体MOS管区自上而下由上电极、多晶硅层、栅氧化层、上部源/漏区、沟道区、作为下部漏/源区的N-外延层/N+衬底层和下电极构成；其中，垂直半导体MOS管区的上电极与PN结区的上电极是同一制造层，相应的N-外延层、N+衬底层和下电极亦分别属于同一制造层；经过挖硅腐蚀后残留的上部源/漏区位于栅电极的侧...

【专利技术属性】
技术研发人员：朱袁正，周名辉，钱叶华，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：实用新型
国别省市：32[中国|江苏]