一种半导体整流器及其制造方法技术

本发明专利技术公开了一种半导体整流器，包括第一导电类型轻掺杂的外延层，外延层上部横向间隔设置有若干第一沟槽，第一沟槽内填充有导电多晶硅，导电多晶硅与第一沟槽之间设有隔离层，隔离层向上凸出形成介质墙壁，介质墙壁的两侧设有导电多晶硅侧墙，外延层上部与导电多晶硅侧墙之间的区域形成第二沟槽，外延层上部设有横向均匀掺杂区和梯度掺杂区，梯度掺杂区与隔离层接触形成沟道，外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区。本发明专利技术采用沟槽栅结构，同时具有短沟道和沟道掺杂梯度分布，具有更佳的正向导通特性。本发明专利技术还公开了一种半导体整流器制造方法，工艺步骤简单，工艺窗口大，易于控制，光刻次数少，制造成本低。

【技术实现步骤摘要】
一种半导体整流器及其制造方法
本专利技术涉及半导体器件制造
，尤其是涉及一种半导体整流器及其制造方法。
技术介绍
半导体整流器作为电能的转换器件，出于系统效率提高的考虑，在降低正向导通压降、提高反向阻断电压、减小反向漏电、提高开关速度等性能提升上的要求越来越高。早先作为半导体整流器使用的PN结二极管，由于正向导通时需要克服PN结势垒导致正向导通压降高，以及正向导通时的少子注入导致开关速度慢，已经在很多应用领域被肖特基势垒二极管取代。肖特基势垒二极管通常由低掺杂浓度的N型外延层与顶面沉积的金属层接触形成肖特基势垒构成。器件正向导通时用于克服肖特基势垒所需要的电压低于PN结势垒，并且肖特基势垒二极管为多子导电器件，开关速度快。即便如此，由于肖特基势垒的存在，很小的正向导通电流也会产生一定的正向导通压降。通过选用不同的金属可以降低势垒高度从而减小该正向导通压降，但是反向漏电会随之增大，反向阻断电压也可能降低。同时，肖特基势垒二极管还存在势垒高度降低效应，即随着反向偏置电压升高势垒高度降低的现象，该现象会进一步增大反向漏电、降低反向阻断电压并降低器件可靠性，从而限制了低势垒高度在器件中的应用。为克服上述问题，美国专利US5365102披露了一种沟槽肖特基势垒二极管，其显著特点是在N型外延层中存在若干周期排布的沟槽栅，而N型外延层与顶面沉积的金属层形成的肖特基势垒存在于沟槽栅之间。所述沟槽栅由延伸入N型外延层中的沟槽，覆盖在沟槽表面的隔离层，以及填充其中的与顶面沉积的金属层连接的导电材料组成。周期排布的沟槽栅结构降低了器件反向偏置时肖特基势垒处的电场强度，部分抑制了势垒高度降低效应，使器件可以采用较低的势垒高度。但是肖特基势垒依然存在，并且沟槽栅结构占用了可导电表面积，使得器件小电流下正向导通压降偏大的问题依然存在。美国专利US5818084披露了一种不采用肖特基势垒的半导体整流器，该器件的阳极由沟槽MOSFET器件的栅极、源极、以及体电极短接构成，阴极由沟槽MOSFET器件的漏极构成。该技术的显著特点是采用沟槽栅结构，沟道垂直于半导体晶圆表面，利用MOSFET器件体效应降低开启阈值电压，使器件阳极加正电，即正向偏置时，形成导电沟道所需的电压低于PN结二极管正向开启电压。同时，因为该整流器正向导电通道为MOSFET器件沟道，所以正向导通过程无少子注入现象。将该整流器集成于沟槽MOSFET芯片内，可避免MOSFET寄生的PN结体二极管开启，从而进一步避免寄生二极管从正向导通到反向关闭切换时引入的大反向恢复电流和高反向恢复电压尖峰的问题。然而，基于该技术的器件作为独立的半导体整流器，正向导通压降大于肖特基势垒二极管。美国专利US6420225披露了一种基于平面MOSFET的半导体整流器，即器件阳极由平面MOSFET器件的栅极、源极和体电极短接构成，阴极由漏极构成。该器件通过各向异性刻蚀形成介质侧墙，利用侧墙保护下方的离子注入区域形成沟道。美国专利US6448160披露了一种基于平面MOSFET的半导体整流器，该器件通过氧等离子体各向同性刻蚀的方法部分剥离光刻胶，通过离子注入在光刻胶剥离掉的区域下方形成沟道。美国专利US6765264披露了一种基于平面MOSFET的半导体整流器，该器件通过各向同性刻蚀的方法，使介质掩膜的侧壁由垂直硅晶圆表面变成具有一定坡度，透过该坡度侧壁进行离子注入，形成沟道，沟道掺杂浓度具有梯度。这些技术的显著特点是采用平面栅结构，沟道平行于半导体晶圆表面，沟道长度短。由于采用了短沟道并沟道掺杂梯度分布，形成导电沟道的阈值电压显著降低，从而降低了器件的正向导通压降，特别是小电流下的正向导通压降显著低于肖特基势垒二极管。然而，由于形成短沟道及沟道掺杂梯度分布的方法限制，这类器件通常基于平面栅结构，器件内部寄生有体掺杂区域构成的结型场效应管，寄生结型场效应管增大了导电通道上的串联电阻，同时限制导电沟道密度的提高；为了避免器件反向偏置时短沟道可能带来的穿通漏电，外延层掺杂浓度也通常较低，进一步增大了导电通道上的串联电阻；上述两点使器件大电流下的正向导通压降较高，通常高于沟槽肖特基势垒二极管。由此可见，现有技术在半导体整流器正向导通压降上还有欠缺，进一步改善器件结构和制造方法具有重要意义。
技术实现思路
本专利技术是为了解决现有技术的半导体整流器所存在的上述问题，提供了一种基于沟槽栅结构、同时具有短沟道和沟道掺杂梯度分布，具有更佳的正向导通特性，尤其是更佳的大电流下正向导通压降表现的半导体整流器。本专利技术还提供了一种半导体整流器的制造方法，该制造方法工艺窗口大，易于控制，制造步骤少，制造成本低，实现了基于沟槽栅结构的短沟道并沟道掺杂梯度分布，能有效提高器件的正向导通性能。为了实现上述目的，本专利技术采用以下技术方案：本专利技术的一种半导体整流器，自上而下依次由阳极金属层、第一导电类型轻掺杂的外延层、第一导电类型重掺杂的单晶硅衬底及阴极金属层构成，所述外延层上部横向间隔设置有若干第一沟槽，所述第一沟槽内填充有导电多晶硅，所述导电多晶硅与第一沟槽之间设有隔离层，所述隔离层向上凸出形成介质墙壁，所述介质墙壁的两侧设有第一导电类型的导电多晶硅侧墙，外延层上部与介质墙壁外侧的导电多晶硅侧墙之间的区域形成第二沟槽，位于介质墙壁外侧的导电多晶硅侧墙底部设有高出于第二沟槽底部的第一导电类型重掺杂区，所述外延层上部设有将第二沟槽、第一导电类型重掺杂区和外延层隔开的第二导电类型非均匀掺杂区，所述第二导电类型非均匀掺杂区包括横向均匀掺杂区和梯度掺杂区，所述梯度掺杂区位于横向均匀掺杂区两侧的上部与隔离层接触形成沟道，所述外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区，所述横向均匀掺杂区在纵向具有掺杂梯度分布。一种半导体整流器制造方法，包括以下步骤：（一）在第一导电类型的重掺杂单晶硅衬底上生长第一导电类型轻掺杂的外延层。（二）采用光刻和干法刻蚀在外延层中形成第一沟槽。（三）在整个结构顶层生长二氧化硅层作为隔离层。（四）在整个结构顶层沉积导电多晶硅，使导电多晶硅填充满第一沟槽。（五）采用干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅顶面与外延层顶面齐平。（六）采用干法刻蚀去除整个结构顶层的二氧化硅，使第一沟槽两侧的外延层的顶部曝露出来。（七）采用干法刻蚀选择性去除部分导电多晶硅和外延层，使隔离层高出外延层顶面，隔离层高于外延层顶面的部分形成介质墙壁。（八）在整个结构顶层沉积第一导电类型导电多晶硅。（九）采用热处理使第一导电类型导电多晶硅中的杂质扩散入外延层顶部，形成第一导电类型重掺杂区。（十）采用干法刻蚀去除部分第一导电类型导电多晶硅和外延层，在介质墙壁的两侧形成第一导电类型导电多晶硅侧墙，无侧墙阻挡的外延层中形成第二沟槽，且第二沟槽的深度大于第一导电类型重掺杂区厚度。（十一）采用第一次离子注入在第二沟槽下方的外延层中引入第二导电类型的第一横向均匀分布杂质区，在第一导电类型重掺杂区下方引入第二导电类型的第一梯度分布杂质区。（十二）采用第二次离子注入在第二沟槽下方的外延层中引入第二导电类型的第二横向均匀分布杂质区，在第一导电类型重掺杂区下方引入第二导电类型的第二梯度分布杂质区。（十三）采用第三次离子注入在第二沟槽下方的外延本文档来自技高网...

【技术保护点】
一种半导体整流器，自上而下依次由阳极金属层（1）、第一导电类型轻掺杂的外延层（2）、第一导电类型重掺杂的单晶硅衬底（3）及阴极金属层（4）构成，所述外延层上部横向间隔设置有若干第一沟槽（5），所述第一沟槽内填充有导电多晶硅（6），所述导电多晶硅与第一沟槽之间设有隔离层（7），其特征在于，所述隔离层向上凸出形成介质墙壁（8），所述介质墙壁的两侧设有第一导电类型的导电多晶硅侧墙（9），外延层上部与介质墙壁外侧的导电多晶硅侧墙之间的区域形成第二沟槽（10），位于介质墙壁外侧的导电多晶硅侧墙底部设有高出于第二沟槽底部的第一导电类型重掺杂区（11），所述外延层上部设有将第二沟槽、第一导电类型重掺杂区和外延层隔开的第二导电类型非均匀掺杂区（12），所述第二导电类型非均匀掺杂区包括横向均匀掺杂区（13）和梯度掺杂区（14），所述梯度掺杂区位于横向均匀掺杂区两侧的上部与隔离层接触形成沟道（15），所述外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区（16），所述横向均匀掺杂区在纵向具有掺杂梯度分布。

【技术特征摘要】
1.一种半导体整流器，自上而下依次由阳极金属层（1）、第一导电类型轻掺杂的外延层（2）、第一导电类型重掺杂的单晶硅衬底（3）及阴极金属层（4）构成，所述外延层上部横向间隔设置有若干第一沟槽（5），所述第一沟槽内填充有导电多晶硅（6），所述导电多晶硅（6）与第一沟槽（5）的内表面之间设有隔离层（7），其特征在于，所述隔离层向上凸出形成介质墙壁（8），所述介质墙壁的两侧设有第一导电类型的导电多晶硅侧墙（9），外延层上部与介质墙壁外侧的导电多晶硅侧墙之间的区域形成第二沟槽（10），位于介质墙壁外侧的导电多晶硅侧墙底部设有高出于第二沟槽底部的第一导电类型重掺杂区（11），所述外延层上部设有将第二沟槽、第一导电类型重掺杂区和外延层隔开的第二导电类型非均匀掺杂区（12），所述第二导电类型非均匀掺杂区包括横向均匀掺杂区（13）和梯度掺杂区（14），所述梯度掺杂区位于横向均匀掺杂区两侧的上部与隔离层接触形成沟道（15），所述外延层下部、横向均匀掺杂区、梯度掺杂区及隔离层之间设有间隔区（16），所述横向均匀掺杂区在纵向具有掺杂梯度分布。2.一种如权利要求1所述的半导体整流器制造方法，其特征在于，包括以下步骤：（一）在第一导电类型的重掺杂单晶硅衬底（3）上生长第一导电类型轻掺杂的外延层（2）；（二）采用光刻和干法刻蚀在外延层中形成第一沟槽（5）；（三）在整个结构顶层生长二氧化硅层作为隔离层（7）；（四）在整个结构顶层沉积导电多晶硅（6），使导电多晶硅填充满第一沟槽；（五）采用干法刻蚀选择性去除部分导电多晶硅，使导电多晶硅顶面与外延层顶面齐平；（六）采用干法刻蚀去除整个结构顶层的二氧化硅，使第一沟槽两侧的外延层的顶部曝露出来；（七）采用干法刻蚀选择性去除部分导电多晶硅和外...

【专利技术属性】
技术研发人员：刘伟，
申请(专利权)人：杭州立昂微电子股份有限公司，
类型：发明
国别省市：浙江;33