半导体集成电路制造技术

本发明专利技术是为提供一种包括具有多层电阻的梯形电阻电路、梯形电阻和晶体管的半导体集成电路。梯形电阻电路由第一电阻和第二电阻构成，第一电阻由在衬底表面上形成的第一层多晶硅薄膜构成，第二电阻由通过一层绝缘薄膜与第一电阻隔开的第二层多晶硅薄膜构成。另外，在包括梯形电阻电路和场效应晶体管的半导体集成电路中，场效应晶体管的栅极由第一或第二层多晶硅薄膜构成。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种由多层多晶硅薄膜构成的梯形电阻电路以及一种半导体集成电路，该集成电路由所述梯形电阻、一个晶体管和一个电容构成。通常，有用于电源或类似装置的半导体集成电路中采用梯形电阻电路是由单层的多晶硅膜形成的，如图2所示。为从端子23获得跨越第一端子21和第二端子22的电压的分压，电阻R1和R2在多晶硅薄膜中构图的长度与电压比率相对应，从而提供所需分压。但是，现有的梯形电阻电路中存在下列问题。(1)当电阻值设计为与长度成比例增大时，必需延长电阻的长度。因此，其芯片R也增大，无法提供廉价的电路。(2)当场效应晶体管的栅极和在同一衬底上形成的梯形电阻的薄膜组合在一起形成时，梯形电阻的面积增大，因而同样也增加了成本。本专利技术的目的是要采用晶体管来增大单位面积的电阻值和集成度，从而解决现有的问题。为解决上述问题，本专利技术提出了如下所述的半导体集成电路。(1)一种半导体集成电路，包括一个场效应晶体管，它利用第一层多晶硅薄膜和第二层多晶硅薄膜中的任一个作为栅极，第一层多晶硅薄膜形成于衬底的一个表面上，第二层多晶硅薄膜通过一层中间绝缘薄膜与第一层多晶硅薄膜相连；一个电容，它利用第一层本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：设在一个衬底的一个表面上的第一层多晶硅薄膜；设在第一层多晶硅薄膜上的一层绝缘薄膜；和设在绝缘薄膜上的第二层多晶硅薄膜；其中，第一层和第二层多晶硅薄膜分别具有从一个平面角度看相互重叠的部分，而且第 一层多晶硅薄膜通过设在重叠部分之间的绝缘层中的接触孔部分电连接至第二层多晶硅薄膜。

【技术特征摘要】
JP 1995-5-11 113446/95;JP 1994-8-19 195758/941.一种半导体集成电路器件，包括设在一个衬底的一个表面上的第一层多晶硅薄膜；设在第一层多晶硅薄膜上的一层绝缘薄膜；和设在绝缘薄膜上的第二层多晶硅薄膜；其中，第一层和第二层多晶硅薄膜分别具有从一个平面角度看相互重叠的部分，而且第一层多晶硅薄膜通过设在重叠部分之间的绝缘层中的接触孔部分电连接至第二层多晶硅薄膜。2.根据权利要求1的半导体集成电路器件，其特征在于形成有通孔部分来替代接触孔部分。3.根据权利要求1的半导体集成电路器件，其特征在于第一层多晶硅薄膜直接连至第二层多晶硅薄膜以替代接触孔部分。4.根据权利要求1的半导体集成电路器件，其特征在于还包括一个电阻电路，其中多个电阻在第一和第二端子之间构成，第三端子从第一和第二端子之间引出，第一和第二端子之间所加的电压被分压并从第三端子输出；其中，第一端子电连接至第一和第二层多晶硅薄膜中的任一层，第二端子电连接至第一和第二层多晶硅...

【专利技术属性】
技术研发人员：H原田，J长内，Y小岛，
申请(专利权)人：精工电子工业株式会社，
类型：发明
国别省市：JP[日本]