具有含氮栅绝缘膜的半导体器件及其制造方法技术

ＭＯＳ半导体器件包括：形成在半导体衬底上含氮的栅绝缘膜；栅电极选择性地形成在栅绝缘膜上；以及形成在栅电极和半导体衬底表面上的氧化膜，其中垂直重叠栅电极的栅绝缘膜第一部分的厚度为设置在栅电极角部的栅绝缘膜第二部分厚度的三分之一以下。由于栅绝缘膜含氮，可以抑制栅绝缘膜厚度的增加超出需要的厚度，也可以防止栅电压降低，同时可以提高ＭＯＳ晶体管的控制能力。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在栅电极和半导体衬底的表面上形成后(post)氧化膜的MOS半导体器件。作为防止硅MOSFET的栅绝缘膜耐压退化的方法，到目前为止存在一种称做柱状氧化的技术。柱状氧化膜是指形成在栅电极和半导体衬底的表面上的氧化膜，以保护栅电极角部中的栅绝缘膜。其中形成有柱状氧化膜的MOS半导体器件的简图显示在附图说明图1-A中。柱状氧化膜128形成在栅电极127、n型扩散层135以及p型扩散层136上。图1-B示出了在MOS半导体器件的制造步骤中进行柱状氧化之后的结构剖面图，示出了栅电极127的角部。如图1-B所示，栅绝缘膜125形成在硅衬底110上，由多晶硅形成的栅电极(多晶硅栅电极)127选择性地形成在栅绝缘膜125上。此后，进行柱状氧化，之后栅柱状氧化膜128形成在栅电极127和半导体衬底110上。在形成所述栅氧化膜的柱状氧化步骤中，栅电极127与硅衬底110也一起被氧化，因此栅电极127角部的厚度增加。因此，栅电极127角部的曲率半径变大，从而可以避免MOS晶体管栅电极角部的电场集中。此外，可以防止在MOS晶体管的制造步骤中栅电极角部的栅绝缘膜退化。然而，在形成栅柱状氧化膜128的步骤中，硅衬底110也和形成栅电极127的多晶硅一起氧化，比要求厚度大的氧化膜125形成在栅电极127的角部中。由此，由于栅电极氧化膜125的视在厚度很大，因此施加到栅氧化膜125的电压变弱，栅电压降低，导致MOS晶体管控制能力退化。当MOS晶体管工作在该状态中时，微观制造的沟道区处的阈值电压的绝对值基本上降低了。为此，在关断的MOS晶体管中流动的关断漏电流会增加。要形成源/漏电极的延伸扩散层132，在离子注入中使用柱状氧化膜128作为保护氧化膜。此时，杂质离子进入柱状氧化膜128内，因此注入到硅衬底110内的杂质剂量减少。此外，由于以上原因，进行离子注入时必须考虑栅柱状氧化膜的厚度，并且注入的离子形成宽杂质分布。因此，不可能形成精确的杂质浓度分布。本专利技术的一个目的是提供一种半导体器件及其制造方法，能够抑制在栅电极角部发生漏电流，并且可以抑制离子注入形成源/漏扩散层时注入到衬底内杂质剂量的减少。本专利技术的半导体器件具有以下结构以达到以上和其它目的。本专利技术的半导体器件包括半导体衬底；形成在半导体衬底上的栅绝缘膜，栅绝缘膜含有氮；栅电极选择性地形成在栅绝缘膜上；以及形成在栅电极和半导体衬底表面上的氧化膜，其中靠近半导体衬底的那部分栅绝缘膜的厚度为靠近栅电极角部的栅绝缘膜厚度的三分之一以下。栅绝缘膜允许含有氮，以便可以控制栅电极角部的栅绝缘膜的厚度。由此，可以防止栅电压降低。此外，在本专利技术的半导体器件中，形成在栅电极下的栅绝缘膜为含有浓度范围为约2％到10％氮的氧化膜。通过将氮浓度设置在以上范围，可以降低栅绝缘膜的介质常数，因此可以防止源一漏电流降低。此外，在本专利技术的半导体器件中，栅绝缘膜的氮浓度峰值设置在半导体衬底的表面附近。由于氮浓度的峰值位置设置在半导体衬底的表面内，不对半导体衬底进行氧化，同时对栅电极的侧面进行氧化。本专利技术的制造方法包括以下步骤在半导体衬底上形成栅绝缘膜，栅绝缘膜含有氮；在栅绝缘膜上选择性地形成栅电极；以及形成栅电极以在栅电极和半导体衬底表面上形成氧化膜之后，进行柱状氧化。通过使栅绝缘膜含氮，可以抑制栅绝缘膜厚度的增加超出需要的厚度，也可以防止栅电压降低，同时可以提高MOS晶体管的控制能力。此外，在本专利技术的制造方法中，靠近半导体衬底的那部分栅绝缘膜的厚度为靠近栅电极角部的栅绝缘膜厚度的三分之一以下。而且，在本专利技术的制造方法中，在栅电极下的栅绝缘膜为含有浓度范围为约2％到10％氮的氧化膜。此外，在本专利技术的制造方法中，栅绝缘膜的氮浓度峰值设置在半导体衬底的表面附近。由于氮浓度的峰值位置设置在半导体衬底的表面内，不对半导体衬底进行氧化，同时对栅电极的侧面进行氧化。从下面的详细说明中，本专利技术的其它目的、特点及优点将变得很显然。然而，应该理解仅为了说明的目的给出了详细的说明和具体的例子，同时表示本专利技术的优选实施例。对于本领域的技术人员来说很显然可以在本专利技术的精神和范围内对所述详细的说明进行各种修改和变形。通过下面参考附图的详细说明将容易得到本专利技术更完整的理解和许多附带优点，其中图1-A示出了具有栅柱状氧化膜的常规MOS半导体器件的剖面图；图1-B为图1-A中示出的MOS半导体器件的栅电极角部的局部放大剖面图；图2-A示出了根据本专利技术具有栅柱状氧化膜的MOS半导体器件的剖面图；图2-B为图2-A中示出的MOS半导体器件的栅电极角部的局部放大剖面图；图3示出了根据本专利技术半导体器件的制造步骤剖面图；图4示出了图3之后的半导体器件的制造步骤剖面图；图5示出了图4之后的半导体器件的制造步骤剖面图；图6示出了图5之后的半导体器件的制造步骤剖面图；图7示出了图6之后的半导体器件的制造步骤剖面图；图8示出了图7之后的半导体器件的制造步骤剖面图；图9示出了图8之后的半导体器件的制造步骤剖面图；图10示出了图9之后的半导体器件的制造步骤剖面图；图11示出了图10之后的半导体器件的制造步骤剖面图；图12示出了图11之后的半导体器件的制造步骤剖面图；图13示出了图12之后的半导体器件的制造步骤剖面图；图14示出了图13之后的半导体器件的制造步骤剖面图；以及图15示出了图14之后的半导体器件的制造步骤剖面图；图16示出了根据本专利技术的半导体器件的栅角部的剖面图；图17示出了氮浓度和从栅氧化膜延伸到半导体衬底内的深度之间的关系图；图18示出了根据本专利技术的半导体器件的栅角部的剖面图；图19示出了含在根据本专利技术的半导体器件的栅氧化膜中的氮浓度和MOS晶体管性能之间的相关图。下面参考附图介绍本专利技术的半导体器件及其制造方法的实施例。作为防止MOS半导体器件的栅绝缘膜的耐压退化的方法，现在已有一种称做柱状氧化的技术。柱状氧化膜为形成在栅电极表面和半导体衬底上的氧化膜，以保护位于栅电极角部的栅绝缘膜。其内形成有栅柱状氧化膜(下文称做柱状氧化膜28)的MOS半导体器件的剖面显示在图2A中。n型扩散层35和p型扩散层36形成在半导体衬底10中，栅氧化膜25和栅电极27形成在半导体衬底的表面上。栅氧化膜25含有浓度范围从约2％到10％的氮。柱状氧化膜28形成在栅电极27、n型扩散层35以及p型扩散层36的表面上。图2B示出了在MOS晶体管的制造步骤中进行柱状氧化之后的结构，其中详细地示出了栅电极27的角部。如图2B所示，栅绝缘膜25形成在半导体(硅)衬底10上，由多晶硅制成的栅电极(多晶硅栅电极27)选择性地形成在栅绝缘膜25上。此后，氧化栅电极27和半导衬底10的表面，由此在栅电极27和半导体衬底10上形成氧化膜28。在形成柱状氧化膜28的柱状氧化步骤中，由多晶硅形成的栅电极27和半导体衬底10也一起被氧化，靠近栅电极27角部的氧化膜厚度增加，导致靠近栅电极27角部的氧化膜翘曲。因此，栅电极27角部的曲率半径变大，因此可以防止MOS晶体管栅电极角部的电场集中。下面根据具体的制造步骤顺序介绍本专利技术的半导体器件的制造方法。图3到6示出了形成本专利技术的元件隔离区的制造步骤的剖面图。如图3所示，氧化硅膜11首先形成在半导体衬底10上，氮化硅膜12形本文档来自技高网...

【技术保护点】
一种半导体器件，包括： 半导体衬底； 形成在所述半导体衬底上的栅绝缘膜，栅绝缘膜含有氮； 形成在所述栅绝缘膜上的栅电极；以及 形成在所述栅电极表面和所述半导体衬底上的氧化膜， 其中所述栅绝缘膜有位于所述栅电极的中心部分下的第一部分，以及位于所述栅电极边缘下面的第二部分，所述第二部分厚于所述第一部分，所述第一部分的第一表面和第二表面限定了与所述第二部分交叉的第一和第二平行线，所述第一平行线位于所述第一部分和所述衬底之间，所述第二平行线位于所述第一部分和所述栅电极之间，所述第一平行线和所述衬底之间的所述第二部分的厚度为所述第二平行线和所述栅电极之间所述第二部分厚度的三分之一以下。

【技术特征摘要】
JP 1999-7-1 187970/19991．一种半导体器件，包括半导体衬底；形成在所述半导体衬底上的栅绝缘膜，栅绝缘膜含有氮；形成在所述栅绝缘膜上的栅电极；以及形成在所述栅电极表面和所述半导体衬底上的氧化膜，其中所述栅绝缘膜有位于所述栅电极的中心部分下的第一部分，以及位于所述栅电极边缘下面的第二部分，所述第二部分厚于所述第一部分，所述第一部分的第一表面和第二表面限定了与所述第二部分交叉的第一和第二平行线，所述第一平行线位于所述第一部分和所述衬底之间，所述第二平行线位于所述第一部分和所述栅电极之间，所述第一平行线和所述衬底之间的所述第二部分的厚度为所述第二平行线和所述栅电极之间所述第二部分厚度的三分之一以下。2．根据权利要求1的半导体器件，其中所述栅绝缘膜为含有浓度范围为约2％到10％氮的氧化膜。3．根据权利要求1的半导体器件，其中所述栅绝缘膜的氮浓度峰值设置在所述半导体衬底的表面附近。4．根据权利要求1的半导体器件，其中所述栅绝缘膜和所述氧化膜在不同的步骤中形成。5．一种半导体器件，包括半导体衬底；所述半导体衬底上的栅绝缘膜，栅绝缘膜含有氮；所述栅绝缘膜上的栅电极；所述栅电极表面和所述半导体衬底上的氧化膜，以及所述氧化膜表面上的栅侧壁膜。6．根据权利要求5的半导体器件，其中正位于所述栅电极下的所述栅绝缘膜是含有浓度范围为约2％到10％氮的氧化膜。7．根据权利要求5的半导体器件，其中所述栅绝缘膜的氮浓度峰值设置在所述半导体衬底的表面附近。8．根据权利要求5的半导体器件，其中所述栅绝缘膜有位于所述栅电极的中心部分下的第一部分，以及位...

【专利技术属性】
技术研发人员：大内和也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]