具交织读出和编程能力的改进集成电路存储器及工作方法技术

一种非易失性半导体存储器，包括：以列和行安排的多个存储单元，多条字线，多条比特线，多个输出缓存器，及由多个子页组成的多个页缓存器。每个页缓存器通过第一列解码器电路连至多条对应的比特线上，并经第二列解码器电路连至对应的输出缓存器上。这种构造容许外围控制电路按时钟节拍使存储在第一子页的各页缓存器中的数据进入各个输出缓存器，同时使锁存的比特线数据进入第二子页的各页缓存器中。此结构能够同时实现读出和更新不同子页中的页缓存器数据。以两个地址寄存器集合来存储编程用的起始地址和结束地址。编程期间，只有位于起始地址与结束地址间的各子页被接连地编程。该子页编程技术可大为减小扰动和编程时间。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术的背景非易失性存储器中包含有安排成多行和多列(或比特线)的非易失性存储单元阵列，参照阵列中诸非易失性存储单元的安排情况，它们可以分类成与非型或或非型。此外，非易失性存储单元可安排成工作于页模式状态，其中，将一个数据页(通常为512字节)存储入与存储器电路器件集成在一起的多个锁存器(或者多个页缓存器)中。集成存储器电路器件的读出使一个存储单元页来的数据被读出，并存储入其多个锁存器中。然后，典型地，从集成存储器电路器件中以串行方式读出该多个锁存器的内容。集成存储器电路器件的编程使外部来的数据存储入其多个锁存器中。然后，将这多个锁存器的内容存储入一个非易失性存储单元页中。通常，一个非易失性存储单元页处于同一行或同一字线上。常规的页模式读出工作中，每当寻址一个字线时，片上的控制电路需要一个等待状态，以检测到所选择字线的存储单元中存储的数据。检测到之后，数据在按时钟节拍输出至I/O板之前先锁存入多个页缓存器中。这个等待状态通常约为几微秒，占去平均页模式读出访问时间的一大部分。尤其在读出大量数据的应用中，经常要接连地寻址若干个相继的字线。由于每一寻址的字线有一个等待状态，将使得总本文档来自技高网...

【技术保护点】
一种集成电路存储器件，它包含有：一页存储单元，它安排成与相关的多条字线和多条比特线进行电连接的多个子页存储单元；多个子页缓存器，它们与所述多条比特线进行电连接，用于对连接至所述多条比特线的所述诸存储单元上读出的数据实施存储；一个 Ｉ／Ｏ数据缓存器；每个子页包含有其上面连接着各个存储单元的多条非相邻的比特线，每个子页的所述各条比特线与另一个子页的各条比特线相互交织；以及连接至所述多个子页缓存器上的读出控制器电路，用于启动一个读出工作，以将一个第一子页存储单元上 来的数据读出至一个关联的第一子页缓存器上，同时地，将一个第二子页缓存器来的数据读出至所述Ｉ／Ｏ数据缓...

【技术特征摘要】
US 2000-11-21 09/186491.一种集成电路存储器件，它包含有一页存储单元，它安排成与相关的多条字线和多条比特线进行电连接的多个子页存储单元；多个子页缓存器，它们与所述多条比特线进行电连接，用于对连接至所述多条比特线的所述诸存储单元上读出的数据实施存储；一个I/O数据缓存器；每个子页包含有其上面连接着各个存储单元的多条非相邻的比特线，每个子页的所述各条比特线与另一个子页的各条比特线相互交织；以及连接至所述多个子页缓存器上的读出控制器电路，用于启动一个读出工作，以将一个第一子页存储单元上来的数据读出至一个关联的第一子页缓存器上，同时地，将一个第二子页缓存器来的数据读出至所述I/O数据缓存器上。2.权利要求1的器件，其中，每个子页中还包含有多条非相邻的、均匀地间隔开的比特线，它们上面连接着各个存储单元。3.权利要求2的器件，其中，每个子页缓存器与多条相邻的比特线相关联；以及一个列选择电路，用于将一个子页缓存器选择给所述多条相邻的比特线之一。4.权利要求3的器件，其中，每个子页缓存器与两条比特线相关联。5.权利要求4的器件，其中，每个子页缓存器中还包含有锁存器；连接至所述锁存器上的复位电路；以及开关，用于将所述锁存器连接至所述列选择电路上。6.权利要求4的器件，其中，所述各个存储单元是非易失性存储单元。7.权利要求6的器件，其中，所述非易失性存储单元页安排成或非结构。8.一种读出一页存储单元的方法，该存储单元页安排成与一个集成电路存储器件内相关的多条字线和多条比特线进行电连接的多个子页存储单元；所述方法包含有读出第一子页的各个存储单元，所述第一子页中包含有连接至一个第一多条非相邻比特线的各个存储单元；将所述第一子页存储单元来的数据存储入一个第一子页缓存器中；以及将第一子页缓存器来的数据向外读出至所述集成电路存储器件上，同时地，读出一个第二子页存储单元，所述第二子页中包含有连接至一个第二多条非相邻比特线的各个存储单元，这些比特线与所述第一多条非相邻比特线相互交织，并存储下从一个第二子页缓存器来的、不同于从所述第一子页缓存器来的数据。9.权利要求8的方法，其中，所述第一多条非相邻比特线是相互间均匀地间隔的。10.权利要求9的方法，其中，所述第二多条非相邻比特线是相互间均匀地间隔的。11.权利要求8的方法，其中，所述第一子页缓存器包含有多个锁存器，又其中，每个锁存器与多条比特线相关联。12.权利要求11的方法，其中，每个锁存器与两条比特线相关联。13.权利要求11的方法，其中，所述第二子页缓存器包含有多个锁存器，又其中，每个锁存器与多条比特线相关联。14.一种集成电路存储器件，用于仿真与非存储器件的读出工作，所述集成电路存储器件中包含有安排成一种或非配置的、由各个分离门类型的浮动门存储单元组成的阵列，并与相关的多条字线和多条比特线进行电连接；所述阵列安排成多个子页存储单元；与所述多条比特线进行电连接的多个子页缓存器，用于存储下从连接至所述多条比特线的所述各个存储单元上读出的数据；以及与所述多个子页缓存器连接的读出控制电路，用于启动读出工作，将一个第一子页存储单元来的数据读出进入一个第一子页缓存器，并用于启动一个读出工作，将所述第一子页缓存器来的数据向外读出至所述集成电路存储器件中；同时地，用于启动一个读出工作，将一个第二子页存储单元来的数据读出进入一个第二子页缓存器中。15.权利要求14的器件，其中，所述多个子页存储单元之每个子页中包含有多条其上面连接着各个存储单元并且非相邻地均匀间隔开的比特线，又所述多个子页存储单元相互交织。16.权利要求15的器件，其中，每个子页缓存器与多条相邻比特线相关联；以及列选择电路，用于选择一个子页缓存器给所述多条相邻比特线之一。17.权利要求16的器件，其中，每个子页缓存器与两条比特线相关联。18.权利要求17的器件，其中，每个子页缓存器中还包含有锁存器；连接至所述锁存器上的复位电路；以及开关，用于将所述锁存器连接至所述列选择电路上。19.一种集成电路存储器件，它包含有多个非易失性存储单元，它们与相关的多条字线和多条比特线进行电连接；锁存器，与所述多条比特线进行电连接，用于将被编程的数据存储入一个选择的存储单元中；检测放大器，与所述多条比特线进行电连接，用于检测存储在所述选择的存储单元中的数据；修改电路，用于接收由所述检测放大器检测到的所述数据，并用于将所述数据存储入与一条比特线相关联...

【专利技术属性】
技术研发人员：曹正中，林天乐，
申请(专利权)人：积忆科技股份有限公司，
类型：发明
国别省市：US[美国]