集成电路的静电保护电路制造技术

本发明专利技术提供一种集成电路的静电保护电路，用以防止内部电路受到静电袭击。其内部电路经过一焊垫接收或输出信号，此电路包括第一、第二晶体管及一分压电路。第一晶体管的漏极连接焊垫。第二晶体管的漏极连接第一晶体管的源极，而源极则与栅极相连并同时连接至供应电压端。分压电路连接于焊垫与供应电压端之间，并与第一晶体管栅极连接，在焊垫受静电袭击时，提供一偏压至第一晶体管栅极，使第一晶体管导通。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种集成电路的静电保护电路，特别是关于一种在焊垫(pad)受到静电袭击时，具有较高静电放电能力的静电保护电路。随着超大规模集成VLSI电路的体积不断缩小，VLSI电路的制造商为了符合电路积体的压缩原则及增加产品性能，亦不断地生产出具有更薄的栅极氧化层的半导体装置。因此，使得半导体装置中的栅极氧化层厚度不断地缩小。目前在深度半微米(half micrometer)技术中，栅极氧化层厚度可以做到约60。在此条件下，如果在栅极氧化层加上一7MV/cm大小的电场，因FN穿道(Tunneling)而产生电流便会出现。所以，此种半导体装置无法耐受长时间在栅极氧化层上持续出现高于7MV/cm大小电场。因此，为了不使此种半导体装置栅极氧化层产生损坏的问题，在栅极氧化层上所加偏压最大不能超过4.2V(60×7MV/cm)。如果再把制造过程中会产生暇疵考虑在内，所能使用的最大偏压值还要再减小。使用薄栅极氧化层还会引起其它的问题，尤其是对I/O单元及静电保护电路。对某些核心电路，如微处理器，其体积不断地在减小，且其速度也比外围装置来得快。微处理过程中所需供应电压也愈来愈小。而I/O本文档来自技高网...

【技术保护点】
一种集成电路之静电保护电路，用以防止一内部电路受到静电袭击，且该内部电路经过一焊垫（ｐａｄ）接收或输出信号，该静电保护电路包括： 一第一晶体管，其漏极连接至该焊垫； 一第二晶体管，漏极连接至该第一晶体管的源极，且源极与栅极相连并同时连接至一供应电压端； 一分压电路，连接于该焊垫与该供应电压端之间，并且与该第一晶体管的栅极连接而在该焊垫受静电袭击时，提供一偏压至该第一晶体管的栅极，使该第一晶体管导通。

【技术特征摘要】
1.一种集成电路之静电保护电路，用以防止一内部电路受到静电袭击，且该内部电路经过一焊垫(pad)接收或输出信号，该静电保护电路包括一第一晶体管，其漏极连接至该焊垫；一第二晶体管，漏极连接至该第一晶体管的源极，且源极与栅极相连并同时连接至一供应电压端；一分压电路，连接于该焊垫与该供应电压端之间，并且与该第一晶体管的栅极连接而在该焊垫受静电袭击时，提供一偏压至该第一晶体管的栅极，使该第一晶体管导通。2.一种集成电路静电保护电路，用以防止一内部电路受到静电袭击，且该内部电路经过一焊垫(pad)接收或输出信号，该静电保护电路包括一第一晶体管，其漏极连接至该焊垫；一第二晶体管，漏极连接至该第一晶体管源极，且源极与栅极相连并同时连接至一供应电压端；一分压电路，连接于该焊垫与该供应电压端之间，包括一...

【专利技术属性】
技术研发人员：陈伟梵，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]