静电放电保护电路制造技术

一种用于保护电子器件（２００）中的节点（２０１）不受静电放电危害的电路，包括：电压导轨（２０６），被布置为在器件通电时提供预定电压；第一开关器件（２０２），连接于所述节点（２０１）与接地端（２０４）之间；第二开关器件（２０３），耦接至所述节点（２０１），并被布置成控制所述节点（２０１）和接地端（２０４）之间的第一开关器件（２０２）的电导；其中第二开关器件（２０３）被配置成不管器件是通电还是不通电都：（ａ）当节点（２０１）和电压导轨（２０６）间的电势差在工作范围内时，保持第一开关器件（２０２）的电导为低，以及（ｂ）响应于节点（２０１）处的过电压来保持第一开关器件（２０２）的电导为高，以使电流从节点（２０１）流至接地端（２０４）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于保护器件或者电子元件不受静电放电或者其他潜在的破坏性过电压源的损害的电路。
技术介绍
当前，各种电路设计用于保护敏感元件免受静电放电(ESD)的损害。这样的电路通常被称为“ESD钳位电路”，这是因为它们用于在发生ESD现象时，将元件的敏感节点钳制至地或者其他安全电压。然而，每种传统的ESD钳位电路设计都存在有一个或多个问题。现在，将参照示出了三种不同的传统ESD钳位电路技术的图1，来对一些传统的ESD钳位电路设计及他们的不足进行描述。图Ia示出了一种常规类型的ESD钳位电路，该电路被配置为保护所示电路中的点 101。通常，点101为集成电路的电源导轨(power rail)。当将DC电压施加至电源导轨时， ESD钳位电路失效。如果电源导轨101处于OV DC且具有快速上升时间的信号(如ESD现象)施加在至电源导轨101，则电路会将电源导轨钳制至接地导轨102。因此，这种类型的钳位电路仅在电路不通电时工作。电路中的点108通过电容107耦接至接地端，并通过电阻106连接至点101(RC滤波器配置)。当在点101发生ESD现象时，该点处的电压迅速上升。点108不响应ESD现象，并且包含有晶体管104和105的反相放大器的输入端呈现低电平，而反相放大器的输出端被驱动至高电平。这确保了大功率晶体管103(当其为大功率MOSFET时通常称之为“双极型绝缘栅场效应晶体管(BIGFET) ”)导通以将电荷短路至接地端102。相反，在正常工作期间，当将直流电压施加至电源导轨时，BIGFET103截止。BIGFET 103截止的原因在于，在直流条件下，点108处的电压会与点101处的电压相同，使反向放大器(104和105)的输入端为高电平，从而使反向放大器的输出端为低电平。只有当点101 处的初始电压为0且向101处施加快速斜线上升的电压时，钳位电路才会可靠地工作。因此，在图Ia中的钳位电路配置为要保护的器件或者元件正常工作期间，由该钳位电路所提供的保护将不起作用。此外，由于钳位电路的高电容性以及由波动电压导致的其部分导通的可能性，钳位电路会使承载在点101处的交流信号衰减。因此，这种钳位电路只适合于保护电路中那些承载直流或者低频信号的点，例如电源导轨。这种钳位电路不适合保护集成电路中承载有高频交流信号的引脚，例如射频芯片的输出引脚。最后，这种钳位电路需要占用大的硅片面积以容纳RC滤波器(图Ia的元件106和107)。图Ib示出了一种使用二极管112和113的静电放电电路，该静电放电钳位电路被配置为根据ESD现象的极性将发生在点101处的ESD现象分路至电源导轨110或接地端102 上。点101被示为电路114的输出端/输入端，但可以是防护ESD现象所需要的电路中的任一个点。这种类型的钳位电路还要求任意一种适当类型的ESD钳位电路跨接在电源上，以将施加在点101和接地端之间的正ESD脉冲传导，以及将施加在点101和电源导轨110之间的负脉冲传导。在图Ib中，示出了双极型绝缘栅场效应晶体管钳位电路跨接在电源上。图Ib中所示出的这类ESD嵌位电路通常用于保护施加有交流信号的端子。在正常工作期间，电源导轨保持在高电平，因此其电压不超过导轨电压的电压波形可施加至在点101，而不会使二极管正向偏置。由于二极管中没有电流流过，因此不会破坏电路性能。 在发生ESD现象期间，电流将通过二极管流至电源导轨。电源导轨被电源钳位电路(如图 Ia中所示的BIGFET钳位电路)钳制。图Ib中所示的ESD保护电路不能承受点101处的电压大大地超过电源导轨电压而没有将电流引导流经二极管。如果这种情况发生，点101处的阻抗会受到影响且电路的工作也会劣化。图Ic示出了栅极接地的匪0S(gg匪0幻109，该栅极接地的匪0S109可以用作点 101与接地端(GRD) 102之间的静电放电钳位电路。这种类型的ESD钳位电路在点101通电或不通电(例如，要被保护的电路接通或断开)两种情况下均能起作用，并且通常用于保护芯片端子或者电源导轨。由于ggNOMS的触发机制不受最高频率交流信号之外的所有信号的影响，所以ggNOMS能够保护承载有交流信号的节点。然而，ggNOMS对射频信号不呈现出显著的电容性负载。ggNOMS利用在CMOS集成电路上制造MOS器件的方式所产生的寄生元件。在实践中，ggNOMS可以是NMOS器件或PMOS器件。然而，由于钳位电路的高触发电压以及保持电压，ggNOMS不适合应用在最新的深亚微米工艺中。因此，在现代集成电路中，ggNOMS提供了受限的保护。上述类型的钳位电路对于保护芯片中那些尚未被焊接到印刷电路板(PCB)上以形成最终产品(如移动式电话)的电路是有效的。一旦芯片合并至其他元件中以形成最终产品，则最终产品不论通电与否都必须能够承受ESD现象，并且电路必须承受的ESD的量大大地高于通常芯片的ESD耐受性(tolerance)。目前有三种技术用于为在线电路(in-situ circuit)提供防护系统级ESD现象的保护。⑴机械可以通过嵌入零件、屏蔽障、塑料封装等来使电路中的敏感节点与ESD以物理方式隔离。然而，这对在外部环境必须是可用的连接(例如，连接器和天线)是不适用的。(ii)外部钳位电路使用电路外部的分立元件可将电路中的敏感节点电绝缘/保护。然而，如果电路不能承受这些外部元件(例如射频天线)的外部寄生性负载，这是没有用的。此外，在成本、 生产效率和PCB面积方面，这样的元件的使用都是昂贵的。(iii)内部钳位电路图Ib所示的电路在一定程度上能够保护敏感节点。然而，由于当器件通电时电源导轨之间的BIGFET钳位电路不起作用，所以必须使用其他的技术来钳制导轨。上述技术可根据要被保护的电路的类型和所涉及的电路技术，提供各种形式的 ESD保护。然而，这些技术不能很好的起作用，特别是对于使用最新技术制造的高频芯片。 因此，专门的PCB和封装设计已成为ESD保护中的关键部分。当前采用的用以处理电子器件中的ESD现象的所有嵌位电路设计是有问题的。因此，需要有一种改进的电路来保护对ESD现象敏感的电子器件(如，集成电路)。具体地，需要一种在电子器件通电和不通电时都能够保护该器件的电路，并另外地能够保护器件中承载有高频信号的节点。
技术实现思路
根据本专利技术的第一方面，提供了一种用于保护电子器件中的节点不受静电放电影响的电路，包括电压导轨，被设置为在器件通电时提供预定电压；第一开关器件，连接于所述节点与接地端之间；第二开关器件，耦接于所述节点，并被设置成控制所述节点与接地端之间的第一开关器件的电导，其中第二开关器件被配置成不管器件是通电还是不通电都(a)当节点和电压导轨间的电势差在工作范围内时，保持第一开关器件的电导为低，以及(b)响应于节点处的过电压来保持第一开关器件的电导为高，以使电流从节点流至接地端。适宜地，第一开关器件和第二开关器件为极性相反的晶体管。优选地，第二开关器件的漏极或集电极通过电阻耦接至接地端，以降低第一开关器件的栅极电压或基极电压， 从而减小流过第一开关器件的漏电流。优选地，第二开关器件的栅极或基极耦接至电压导轨。优选地，第二开关器件连接于节点与第一开关器件的栅极或基极之间。优选地，第二开关器件通本文档来自技高网...

【技术保护点】
１．一种用于保护电子器件中的节点不受静电放电影响的电路，包括：电压导轨，被布置成在所述器件通电时提供预定电压；第一开关器件，连接于所述节点与接地端之间；第二开关器件，耦接于所述节点，并被布置成控制所述节点与接地端之间的所述第一开关器件的电导，其中所述第二开关器件被配置成不管所述器件是通电还是不通电都：（ａ）当所述节点和所述电压导轨间的电势差在工作范围内时，保持所述第一开关器件的电导为低，以及（ｂ）响应于所述节点处的过电压而保持所述第一开关器件的电导为高，以使电流从所述节点流至接地端。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：威廉·帕格斯利，
申请(专利权)人：剑桥硅无线电有限公司，
类型：发明
国别省市：GB