存储器的集成电路上的数据保护方法及相关的存储器电路技术

本发明专利技术提供了一种存储器的集成电路上的数据保护方法及相关的存储器电路。该数据保护方法包括将保护码存储在集成电路上。每个保护码具有关于存储器的多个区段中的一对应区段的一个表示保护状态的第一数值，以及一个表示未保护状态的第二数值。此方法包括将保护屏蔽码存储在集成电路上。每个屏蔽码具有关于多个区段中的一对应区段的一个表示屏蔽状态的第一数值，或一个表示未屏蔽状态的第二数值。此方法包括当特定区段用的保护码具有第一数值与特定区段用的屏蔽码具有第二数值时，通过使用集成电路上的电路阻隔一存储器的特定区段中的修改，否则允许特定区段的修改。

【技术实现步骤摘要】
存储器的集成电路上的数据保护方法及相关的存储器电路
本专利技术是有关于存储器的集成电路上的数据保护方法及相关的存储器电路。
技术介绍
一种非挥发性存储器装置(例如闪存装置)可在未被供电时维持存储的数据。存储于一种包括一阵列的非挥发性存储单元的非挥发性存储器装置的数据，可通过对非挥发性存储单元执行读取、抹除或编程操作而被存取或修改。通过将数据存储在非挥发性存储单元阵列的保护区域或区段中，可避免对于存储于此装置中的数据的意外或未经授权的改变。此装置中的一群组的非挥发性存储单元，可被使用来存储关于这些区段的保护位。每个位表示关于一对应的保护区段的一保护状态(例如，保护或未保护)。软件常需要频繁地在保护/未保护状态之间转换，以便具有良好保护伴随着易于存取。然而，改变非挥发性保护位的状态需要编程/抹除操作。所以保护位由于非挥发性存储器持久性限制，只能够被编程/抹除有限度的次数。此外，相比于挥发性存储器写入操作，非挥发性存储器的编程/抹除操作需要多得多的操作时间。因此，期望提供用于将数据存储在一非挥发性存储器装置中的弹性及可靠的数据保护方法。
技术实现思路
本技术提供用于保护一种包括一存储器的集成电路上的数据的方法。一种方法包括将保护码存储在集成电路上。每个保护码具有关于存储器的多个区段中的一对应区段的一个表示一保护状态的第一数值，以及一个表示一未保护状态的第二数值。此方法包括将保护屏蔽码存储在集成电路上。每个屏蔽码具有关于多个区段中的一对应区段的一个表示一屏蔽状态的第一数值，或一个表示一未屏蔽状态的第二数值。此方法包括：当特定区段用的保护码具有第一数值，而特定区段用的屏蔽码具有第二数值时，通过使用集成电路上的电路来阻隔一存储器的特定区段中的修改，否则允许特定区段的修改。本专利技术的其他实施方面及优点可在检阅附图、详细说明与权利要求而获得理解。附图说明图1为一种包括一存储器的集成电路的简化方块图。图2为结合一种包括一存储器的集成电路的计算机系统的简化方块图。图3为通过使用保护码及屏蔽码来保护一存储器装置上的数据的一示范方法的流程图。图4为一种包括保护码及屏蔽码的存储器装置的简化方块图。图5为用于通过使用保护码、屏蔽码、保护锁码以及屏蔽锁码，来保护一存储器装置上的数据的一示范方法的流程图。图6为一种包括保护码、屏蔽码、保护锁码以及屏蔽锁码的存储器装置的简化方块图。图7为一种包括一存储器的集成电路的另一个实施例的简化方块图。图8为用于通过使用非挥发性保护码及挥发性保护码，来保护一存储器装置上的数据的一示范方法的流程图。图9为一种包括非挥发性保护码及挥发性保护码的存储器装置的简化方块图。图10为用于通过使用非挥发性保护码、挥发性保护码以及保护锁码，来保护一存储器装置上的数据的一示范方法的流程图。图11为一包括非挥发性保护码、挥发性保护码以及保护锁码的存储器装置的简化方块图。图12为用于通过使用非挥发性保护码、挥发性保护码、非挥发性保护码以及另一个保护锁码，来保护一存储器装置上的数据的一示范方法的流程图。图13为一包括非挥发性保护码、挥发性保护码、非挥发性保护码以及另一个保护锁码的存储器装置的简化方块图。【符号说明】DPB：保护码DPBLD：非挥发性保护锁码SPB：保护码SPBLD：保护锁码TUB：挥发性保护屏蔽码TUBLD：屏蔽锁码160：存储器阵列161：地址译码器163：分页缓冲器168：偏压配置电源电压/偏压配置电源电压方块169：控制器174：周边电路/方块175：集成电路210：计算机系统212：总线次系统214：处理器216：网络接口次系统218：通信网络220：用户接口输出装置222：用户接口输入设备224：存储次系统226：存储器次系统228：文件存储次系统230：主要随机存取存储器232：只读存储器310至330：步骤410：请求420：更新存储的屏蔽码421：决定供特定区段用的屏蔽码的数值430：更新存储的保护码431：决定供特定区段用的保护码的数值510至550：步骤610：请求620：将保护锁码设定至第一数值(锁定模式)621：阻止对于保护码的改变630：将保护屏蔽锁码设定至第一数值(锁定模式)631：阻止对于保护屏蔽码的改变640：允许对于保护码的改变641：决定供特定区段用的保护码的数值650：将所有保护屏蔽码重设至第二数值(未屏蔽状态)651：决定供特定区段用的保护屏蔽码的数值810至840：步骤910：请求920：设定关于第一保护码的数值921：将第一保护码的数值复制至供各个区段用的第二保护码930：设定关于第二保护码的数值931：决定供特定区段用的第二保护码1010至1050：步骤1110：请求1120：将保护锁码SPBLD设定至第一数值(锁定状态)1121：阻止对于所有第一保护码(SPB)的改变1130：将所有第一保护码设定至第二数值1131：决定供特定区段用的第一保护码(SPB)的数值1132：将供特定区段用的第二保护码(DPB)设定至第一数值(保护状态)1140：设定或重设供特定区段用的第二保护码1141：决定供特定区段用的第二保护码(DPB)1210至1250：步骤1310：请求1320：设定供保护锁码SPBLD用的数值1321：决定保护锁码SPBLD的数值1330：设定供第一保护码用的数值1331：同步化至对于第一保护码的更进一步的改变1340：设定供非挥发性保护锁码DPBLD用的数值1341：阻止改变第二保护码(DPB)的请求1351：决定供特定区段用的第二保护码(DPB)具体实施方式以下将参考附图提供本技术的实施例的详细说明。图1为一种包括一存储器的集成电路175的简化方块图。于此例子中，集成电路175包括一个具有多个区段(sectors)的存储单元的存储器阵列160。每个区段为一存储器阵列160的区域。每个区段的位置及范围可被逻辑地定义，且不需对应至阵列160的实体分割。这些区段可具有横越过此阵列160的一致或不同的尺寸。一区段可使其存取由如于此所说明的一个或多个保护码来控制。基于闪存、相变存储器、磁阻随机存取存储器(MagnetoresistiveRandom-Access-Memory,MRAM)、电可抹除可编程只读存储器(ElectricallyErasableProgrammableReadOnlyMemory,EEPROM)或其他适当的非挥发性存储器技术，此阵列160中的存储单元可包括非挥发性存储单元。一地址译码器161耦接至此阵列160。地址被供应至集成电路175并提供给地址译码器161。地址译码器161可包括数个字线译码器、数个位线译码器以及用于译码供应的地址并选择此阵列160中的对应的存储单元的其他适当的译码器。此阵列160中的数条位线耦接至一分页缓冲器163，分页缓冲器163因而耦接至其他周边电路174。分页缓冲器163可包括一个或多个存储元件(例如，闩锁)，以供连接的每条位线用。地址译码器161可选择并经由各个连接位线，将此阵列160中的特定存储单元耦接至分页缓冲器163。接着，分页缓冲器163可存储被写入至这些特定存储单元，或从这些特定存储单元被读取的数据。周边电路包括通过使用并非是此阵列160的一部分的逻辑电路或模拟式电路而形成的电路，例如地址本文档来自技高网...

【技术保护点】
一种存储器电路，其特征在于，包括：一存储器阵列，包括多个区段；一阵列的非挥发性存储器元件，该些非挥发性存储器元件存储一各自的保护码，该保护码具有关于该多个区段中的一对应区段的一个表示一保护状态的第一数值，或一个表示一未保护状态的第二数值；一组存储元件，包括至少一挥发性存储器元件，在该组存储元件中的一挥发性存储器元件存储一屏蔽码，该屏蔽码具有关于该多个区段中的一对应区段的一个表示一屏蔽状态的第一数值，或一个表示一未屏蔽状态的第二数值；及控制逻辑，耦接至该存储器阵列，该控制逻辑在供该特定区段用的该保护码具有表示该保护状态的该第一数值，以及供该特定区段用的该屏蔽码具有表示该未屏蔽状态的该第二数值时，阻止一特定区段的修改，否则允许该特定区段的修改。

【技术特征摘要】
2014.02.26 US 61/945,112;2014.06.20 US 14/310,450;1.一种存储器电路，其特征在于，包括：一存储器阵列，包括多个区段；一阵列的非挥发性存储器元件，该些非挥发性存储器元件存储一各自的保护码，该保护码具有关于该多个区段中的一对应区段的一个表示一保护状态的第一数值，或一个表示一未保护状态的第二数值；一组存储元件，包括至少一挥发性存储器元件，在该组存储元件中的一挥发性存储器元件存储一屏蔽码，该屏蔽码具有关于该多个区段中的一对应区段的一个表示一屏蔽状态的第一数值，或一个表示一未屏蔽状态的第二数值；及控制逻辑，耦接至该存储器阵列，该控制逻辑在供一特定区段用的该保护码具有表示该保护状态的该第一数值，以及供该特定区段用的该屏蔽码具有表示该未屏蔽状态的该第二数值时，阻止该特定区段的修改，否则允许该特定区段的修改；其中，所述屏蔽码被使用来通过将对应于该特定区段的屏蔽码设定至表示一屏蔽状态的第一数值，使屏蔽对应于该特定区段的保护码的数值并未保护该特定区段。2.根据权利要求1所述的存储器电路，其中该阵列的非挥发性存储器元件被设计成执行一种将存储于该阵列中的所有的该些保护码设定至表示该未保护状态的该第二数值的抹除操作，及一种能够将存储于该阵列中的个别选择的保护码设定至表示该保护状态的该第一数值的编程操作。3.根据权利要求1所述的存储器电路，其中该组存储元件包括一挥发性存储器元件，该挥发性存储器元件存储该屏蔽码以供该多个区段中的所有区段用，该挥发性存储器元件被设计成执行一种将选择的屏蔽码从表示该未屏蔽状态的该第二数值设定至表示该屏蔽状态的该第一数值的操作，及一种将选择的屏蔽码从表示该屏蔽状态的该第一数值重设至表示该未屏蔽状态的该第二数值的操作。4.根据权利要求1所述的存储器电路，其特征在于，包括：一存储一保护锁码的一次性可编程存储器元件，该保护锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该保护锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于该阵列的非挥发性存储器元件中的该些保护码的改变；以及一存储一屏蔽锁码的一次性可编程存储器元件，该屏蔽锁码具有表示该锁定模式的该第一数值，或表示该未锁定模式的该第二数值，且其中该控制逻辑将该至少一挥发性存储器元件中的该屏蔽码设定至表示该未屏蔽状态的该第二数值，接着，当该屏蔽锁码具有表示该锁定模式的该第一数值时，阻止对于该屏蔽码的改变。5.根据权利要求1所述的存储器电路，其特征在于，包括一存储一屏蔽锁码的一次性可编程存储器元件，该屏蔽锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该屏蔽锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止将选择的屏蔽码从表示该未屏蔽状态的该第二数值设定至表示该屏蔽状态的该第一数值的改变，并允许将选择的屏蔽码从表示该屏蔽状态的该第一数值重设至表示该未屏蔽状态的该第二数值的改变。6.根据权利要求1所述的存储器电路，其特征在于，包括一存储一锁码的一次性可编程存储器元件，该锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于该阵列的非挥发性存储器元件中的保护码的改变，将在包括至少一挥发性存储器元件的该组存储元件中的该屏蔽码设定至表示该未屏蔽状态的该第二数值，然后，阻止对于保护码或屏蔽码的改变。7.根据权利要求1所述的存储器电路，其特征在于，包括一组一次性可编程存储器元件，该组一次性可编程存储器元件的一个一次性可编程存储器元件存储关于该多个区段中的一特定区段的一屏蔽锁码，该屏蔽锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当供一特定区段用的该屏蔽锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于供该阵列的非挥发性存储器元件中的该特定区段用的该保护码的改变，将该屏蔽码设定至表示该未屏蔽状态的该第二数值，然后，阻止对于供该特定区段用的该屏蔽码的改变。8.根据权利要求1所述的存储器电路，其特征在于，包括一存储一保护锁码的密码保护的存储器元件，该保护锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该保护锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于该阵列的非挥发性存储器元件中的该些保护码的改变；其中该控制逻辑于一初始化事件将该保护锁码设定至表示该锁定模式的该第一数值，并只在收到一密码之时，允许重设至表示该未锁定模式的该第二数值。9.根据权利要求1所述的存储器电路，其特征在于，包括一存储一屏蔽锁码的密码保护的存储器元件，该屏蔽锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中该控制逻辑将至少一挥发性存储器元件中的该屏蔽码设定至表示该未屏蔽状态的该第二数值，接着，当该屏蔽锁码具有表示该锁定模式的该第一数值时，阻止对于该屏蔽码的改变；其中该控制逻辑于一初始化事件将该屏蔽锁码设定至表示该锁定模式的该第一数值，并只在收到一密码之时，允许重设至表示该未锁定模式的该第二数值。10.根据权利要求1所述的存储器电路，其特征在于，包括一存储一保护锁码的挥发性存储器元件，该保护锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该保护锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于该阵列的非挥发性存储器元件中的该些保护码的改变；其中该控制逻辑于一初始化程序将该保护锁码设定至表示该未锁定模式的该第二数值，在收到一命令之时允许设定至表示该锁定模式的该第一数值，然后，直到在另一个初始化事件之后，阻止对于该保护锁码的改变。11.根据权利要求1所述的存储器电路，其特征在于，包括一存储一屏蔽锁码的挥发性存储器元件，该屏蔽锁码具有一个表示一锁定模式的第一数值，或一个表示一未锁定模式的第二数值，且其中当该屏蔽锁码具有表示该锁定模式的该第一数值时，该控制逻辑阻止对于包括至少一挥发性存储器元件的该组存储元件中...

【专利技术属性】
技术研发人员：洪俊雄，张坤龙，陈耕晖，罗思觉，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71