三维存储器制造技术

本发明专利技术对三维存储器（３Ｄ－Ｍ）作了进一步改进，并充分利用其与衬底电路的可集成性，来提高３Ｄ－Ｍ的的速度、成品率和可编程性。３Ｄ－Ｍ可以利用读出放大器（Ｓ／Ａ）、全读模式和自定时来提高其读速度。使用Ｓ／Ａ和全读模式还能极大地提高３Ｄ－Ｍ单位阵列的容量，因而增强３Ｄ－Ｍ与衬底电路的可集成性。衬底电路上还可以嵌入ＲＡＭ作为３Ｄ－Ｍ数据的ｃａｃｈｅ，或ＲＯＭ作为３Ｄ－Ｍ数据的纠错数据和／或升级码。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更确切地说，涉及三维存储器的设计。
技术介绍
三维集成电路(简称为3D-IC)将一个或多个三维集成电路层(简称为3D-IC层)在垂直于衬底的方向上相互叠置在衬底上。3D-IC可以具有多种功能，如模拟功能、数字功能、存储器功能等。由于存储器具有纠错能力，它能容忍较大的缺陷密度；且其功耗低，不存在散热问题，故存储器尤其适合于三维集成。三维存储器(3-dimensional memory，简称为3D-M)将一个或多个存储层在垂直于衬底的方向上相互叠置在衬底电路上。如图1A所示，3D-M含有至少一个叠置于半导体衬底0s上的三维存储层100，每个三维存储层(如100)上有多条地址选择线(包括字线20a和位线30a)和多个三维存储元，即3D-M元(1aa...)。衬底0s上有多个晶体管。接触通道口(20av、30av...)为地址选择线(20a、30a...)和衬底电路提供电连接。3D-M可以分为三维随机存取存储器(3D-RAM)和三维只读存储器(3D-ROM)。3D-RAM元的电路与常规RAM元类似，只是它一般由薄膜晶体管1t构成(图1B)。3D-ROM可以是掩本文档来自技高网...

【技术保护点】
一种三维存储器，其特征在于含有：一衬底电路（１０）以及至少一堆叠在该衬底电路上方的三维存储层（１００）；所述衬底电路含有一周边电路（１８／７０），该周边电路含有至少一数据读出放大器（１７ｃ）；所述三维存储层含有至少一个单位阵列（０Ａ），该单位阵列含有至少一数据位线（３０ｃ）；该数据位线通过一接触通道口（２０ｖ）与所述数据读出放大器相连。

【技术特征摘要】
US 2001-11-18 60/332,8931.一种三维存储器，其特征在于含有一衬底电路(10)以及至少一堆叠在该衬底电路上方的三维存储层(100)；所述衬底电路含有一周边电路(18/70)，该周边电路含有至少一数据读出放大器(17c)；所述三维存储层含有至少一个单位阵列(0A)，该单位阵列含有至少一数据位线(30c)；该数据位线通过一接触通道口(20v)与所述数据读出放大器相连。2.根据权利要求1所述的三维存储器，其特征还在于所述三维存储器的读出模式为全读模式，即所述单位阵列中的所有数据读出放大器均由同一S/A使能信号(5)激活。3.根据权利要求1所述的三维存储器，其特征在于还含有第一定时位线(30T)、第二定时位线(30T’)和哑位线(30D)中的至少一种，其中，该第一定时位线上产生的信号启动该数据读出放大器的取样；该第二定时位线上产生的信号停止该数据读出放大器的取样；所述哑位线与该数据读出放大器的一输入相连。4.根据权利要求1所述的三维存储器，其特征还在于具有以下(A)-(C)特征中的至少一种(A)所述单位阵列中的所有位线通过第一组开关(17a’-17d’)与第一稳压直流电源(7)相连，当第一控制信号(6)被选中时，所述第一组开关接通；(B)所述单位阵列中的所有字线通过第二组开关(54b)与第二稳压直流电源(7)相连，当第二控制信号(6)被选中时，所述第二组开关接通；(C)所述单位阵列能被强制进入“软断电”状态，即当一状态控制信号(6E)被选中时，所述单位阵列中的所有地址选择线与第三稳压直流电源(7)相连。5.根据权利要求1所述的三维存储器，其特征还在于具有以下(A)-(B)特征中的至少一种(A)所述单位阵列的列数目(NBL)大于行数目(NWL)；(B)该衬底电路含有一读电压产生器(12R)，该读电压产生器(12R)为该单位阵列提供一大于电源电压(Vdd)的读电压(VR)。6.一种三维电编程存储器，其特征在于含有一衬底电路(10)以及至少一堆叠在该衬底电路上方的三维存储层(100)，该三维存储层通过多个接触...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：张国飙，
类型：发明
国别省市：90[中国|成都]