具有可变增益的占空比校正电路及其操作方法技术

公开了占空比校正电路，其具有增益调节电路，增益调节电路根据输入信号的频率从占空比校正电路的多个增益中选择一个增益。输出电路根据输入信号和从多个增益中选择的一个增益，输出占空比经过校正的输出信号。输入信号可以是输入时钟信号，而输出信号可以是经过校正的时钟信号。还提供了占空比校正方法。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路器件，更具体地说，涉及用于集成电路器件的占空比电路和方法。
技术介绍
已知各种集成电路器件利用占空比校正电路将集成电路器件上的输出时钟信号的占空比调节到百分之五十(50％)。占空比校正电路可以包括占空比校正器和占空比检测器。如这里所使用的，“占空比(duty cycle)”指的是时钟信号的脉冲宽度与脉冲周期之比。图1为示出了常规的占空比校正电路的框图。图1所示的占空比校正电路包括占空比校正器10、占空比检测器12和信号发送路径部分14。占空比校正器10响应于输入时钟信号对ICLK和ICLKB之间的电压差以及从占空比检测器输出的第一和第二占空检测信号C和CB，生成经过校正的时钟信号对OUT和OUTB。占空比检测器12检测输出的时钟信号对OCLK和OCLKB的占空比，并且生成第一和第二检测信号C和CB。信号传输路径部分14接收经过校正的时钟信号对OUT和OUTB，以生成占空比经过校正的输出时钟信号对OCLK和OCLKB。常规的占空比校正电路的增益由占空比校正器10的增益乘以占空比检测器12的增益确定。图1的占空比校正电路的占空比校正范围与其增益成正比，而来自电路本文档来自技高网...

【技术保护点】
一种占空比校正电路，该电路包括：增益调节电路，用于根据输入信号的频率，从所述占空比校正电路的多个增益中选择一个增益；以及输出电路，用于根据输入信号和所选择的所述多个增益中的一个增益，输出占空比经过校正的输出信号。

【技术特征摘要】
KR 2003-12-23 95592/031.一种占空比校正电路，该电路包括增益调节电路，用于根据输入信号的频率，从所述占空比校正电路的多个增益中选择一个增益；以及输出电路，用于根据输入信号和所选择的所述多个增益中的一个增益，输出占空比经过校正的输出信号。2.如权利要求1所述的电路，其中，所述输入信号包括输入时钟信号，所述输出信号包括经过校正的时钟信号，并且所述占空比校正电路还包括频率检测电路，用于检测输入时钟信号的频率，以生成控制信号；占空比检测装置，用于检测输出时钟信号的占空比，以生成第一和第二占空比检测信号；并且其中，所述增益调节电路和所述输出电路包括一个占空比校正器，用于响应于所述控制信号而选择所述多个增益中的一个增益，并且响应于所述第一和第二占空比检测信号而生成所述经过校正的时钟信号。3.如权利要求2所述的电路，其中，所述控制信号包括预定数量的信号。4.如权利要求3所述的电路，其中，所述频率检测电路包括脉冲生成电路，用于检测所述输入时钟信号的频率并且根据检测到的所述输入时钟信号的频率生成检测信号；锁存器电路，用于锁存来自所述脉冲生成部分的所述检测信号，以提供频率检测信号；以及控制信号生成电路，用于响应于所述频率检测信号而生成所述控制信号。5.如权利要求4所述的电路，其中，所述脉冲生成电路包括脉冲发生器，用于将所述输入时钟信号延迟预定时间段并且响应于经过延迟的输入时钟信号的一边沿生成一个脉冲信号；以及门电路，用于根据所述输入时钟信号和所述脉冲信号生成所述检测信号。6.如权利要求4所述的电路，其中，所述控制信号生成电路响应于来自所述锁存器电路的所述频率检测信号，将所述控制信号中的至少一个设置为逻辑“高”电平。7.如权利要求5所述的电路，其中，所述检测信号包括多个检测信号，所述频率检测信号包括多个频率检测信号，并且，其中所述控制信号生成电路响应于频率检测信号的一边沿，对所述控制信号中的至少一个进行设置。8.如权利要求4所述的电路，其中，所述控制信号生成电路包括信号确认部分，用于响应于从具有逻辑“高”电平的频率检测信号中选择的至少一个信号和具有逻辑“低”电平的频率检测信号中的另一个，生成至少一个保持在逻辑“高”电平的频率确认信号；以及信号检测部分，用于在来自所述信号确认部分的至少一个频率确认信号被设置为逻辑“高”电平时，将频率确认信号中的较高频率的一个信号或较低频率的一个信号的状态设置为逻辑“高”电平。9.如权利要求3所述的电路，其中，当所述输入时钟信号的频率增加时，所述占空比校正电路响应于所述控制信号而减小增益。10.如权利要求9所述的电路，其中，所述占空比校正电路包括主放大部分，用于对所述输入时钟信号与反相的输入时钟信号之间的电压差进行放大；以及副放大部分，用于响应于所述控制信号而对增益进行调节并且对所述第一与第二占空比检测信号之间的电压差进行放大；并且其中，将所述主和副放大部分的公共输出信号生成为所述经过校正的时钟信号。11.如权利要求9所述的电路，其中，所述占空比校正电路包括第一脉冲信号生成部分，用于响应于所述控制信号和所述第一占空比检测信号而对延迟时间进行调节，并且检测所述输入时钟信号的一边沿以生成第一脉冲信号；第二脉冲信号生成部分，用于响应于所述控制信号和所述第二占空比检测信号而对延迟时间进行调节，并且检测所述输入时钟信号的一边沿以生成第二脉冲信号；以及锁存器部分，用于组合所述第一脉冲信号与所述经过校正的时钟信号，以生成反相的经过校正的时钟信号，并且组合所述第二脉冲信号与所述反相的经过校正的时钟信号，以生成经过校正的时钟信号。12.如权利要求3所述的电路，其中，所述增益调节电路被设计为响应于具有有效状态的所述控制信号的数量增加而选择较高的增益，并且响应于具有有效状态的所述控制信号的数量减少而选择较低的增益。13.如权利要求12所述的电路，其中，所述频率检测电路被设计为至少对高频和低频进行检测，并且，其中所述频率检测电路包括一个控制信号生成电路，用于在检测到低频时比在检测到高频时将更多数量的控制信号设置为有效状态。14.如权利要求13所述的电路，其中，所述控制信号包括至少三个控制信号，并且，其中所述频率检测电路还被设计为检测其频率在所述高频和所述低频之间的中频，并且，其中所述控制信号生成电路被设计为当检测到中频时比检测到高频时将更多的所述控制信号设置为所述有效状态，而检测到中频时比在检测到低频时将更少数量的控制信号设置为有效状态。15.如权利要求14所述...

【专利技术属性】
技术研发人员：李宗洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]