采用高带隙半导体材料的三维只读存储器制造技术

本发明专利技术提出一种采用高带隙半导体材料的三维只读存储器（３Ｄ－ＲＯＭ）。其３Ｄ－ＲＯＭ膜含有高带隙半导体材料，从而缩短３Ｄ－ＲＯＭ的高温性能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路领域，更确切地说，涉及三维只读存储器的设计。
技术介绍
三维集成电路(简称为3D-IC)将一个或多个三维集成电路层(简称为3D-IC层) 在垂直于衬底的方向上相互叠置在衬底上。3D-IC可以具有多种功能，如模拟功能、数字功 能、存储器功能等。由于存储器具有纠错能力，它能容忍较大的缺陷密度；且其功耗低，不存 在散热问题，故存储器尤其适合于三维集成。 三维存储器(3-dimensional memory,简称为3D-M)将一个或多个存储层在垂直 于衬底的方向上相互叠置在衬底电路上。如图1A所示，3D-M含有至少一个叠置于半导体衬 底0s上的三维存储层100，每个三维存储层(如100)上有多条地址选择线(包括字线20a 和位线30a)和多个三维存储元，即3D-M元(laa...)。衬底0s上有多个晶体管。接触通道 口 (20av、30av.)为地址选择线(20a、30a.)和衬底电路提供电连接。3D-M可以分为三 维随机存取存储器(3D-RAM)和三维只读存储器(3D-R0M)。 3D-RAM元的电路与常规RAM元 类似，只是它一般由薄膜晶体管It构成(图IB) 。 3D-R0M可以是掩膜编程(3D-MPR0M)、至 少一次编程(3D-EPR0M)、或多次编程(包括3D-flash、3D-MRAM、3D-FRAM、3D-OUM等)。其 基本结构可见美国专利5， 835， 396等公开文件。它可以使用如薄膜晶体管(TFT) lt的有源 元件(图1CA、图1CB)和/或如二极管ld的无源元件(图IDA-图IE)。对于使用TFT的 3D-R0M元来说，它们可以含有悬浮栅30fg(图1CA)或具有垂直沟道25c (图1CB)。对于 使用二极管的3D-MPR0M元来说，它含有具有非线性电阻特性的3D-ROM膜22 (包括准导通 膜)，并以信息开口24(即通道孔)的存在(即设置介质26的不存在)来表示逻辑l(图 1DA)，信息开口 24的不存在(即设置介质26的存在)来表示逻辑0(图1DB)。这里，设 置介质26是指介于地址选择线20a、30a之间的介质，其存在与否决定该3D-ROM元的设置 值。对于使用二极管的3D-EPROM来说，可以通过反熔丝22af的完整性来表示逻辑信息(图 1E)。 3D-M具有低成本、高密度等优点，但由于其存储元一般由非单晶半导体材料构成， 故其性能尚难于与常规的、基于单晶半导体的固态存储器相比。这需要对3D-M的周边电路 作进一步改进，并充分利用其与衬底电路的可集成性，来提高3D-M的的速度、成品率和可 编程性。本专利技术在这些方面对3D-M做了进一步完善。 专利技术目的 本专利技术的主要目的是进一步提高三维只读存储器(3D-R0M)的高温性能。 根据这些以及别的目的，本专利技术提供了多种采用高带隙半导体材料的三维只读存 储器(3D-R0M)。
技术实现思路
与常规的、基于单晶半导体的固态存储器相比，3D-M元的读写速度较慢，这可以从 电路设计和系统设计的角度来解决。从电路设计的角度，可以利用读出放大器(S/A)、全读 模式和自定时来提高其读速度。由于使用S/A，产生逻辑输出所需的位线电压摆幅很小( 0. 1V)，所以对位线充电只需较短时间，这能极大地縮短首访时间；全读模式在一次读操作 时将一条字线上的所有存储元中的数据同时读出，这能提高带宽，并能提高3D-M单位阵列 的容量；自定时能提高读的可信度并降低能耗。电编程3D-M可以采用平行编程来提高写速 度。 从系统设计的角度，可使用三维集成存储器(3-dimensional integrated memory,简称为3DiM，参见由同一专利技术人于2002年9月30日递交的、申请号为02131089. 0 的专利申请三维集成存储器)来隐藏3D-M的首访时间。3DiM中的嵌入式RAM (embedded RAM，简称为eRAM)可用作3D_M的读写缓冲器(cache)。在读操作之后，锁存在S/A上的3D_M 数据被分段传送到eRAM。相应地，eRAM中保留了 3D_M数据的一个备份。当系统从3DiM中 寻找数据时，它先从eRAM寻找，如命中，则直接从eRAM中读；如未命中，则再从3D-M 中读。注意到，虽然单个3D-M元的性能尚难于与常规存储元相比，通过系统集成，其集体性 能能与常规存储器相比，甚至更好。 大容量3D-M单位阵列有助于提高3D-M的可集成性。可以从几个方面来提高3D_M 单位阵列的容量。首先，在全读模式下，由于单位阵列的位线数目没有任何限制，故3D-M阵 列可以被设计成一矩形，其位线数目大于字线数目。其次，由于单位阵列的字线数目受限于 读操作时3D-R0M元的正反电流比，故可以通过提高正反电流比来提高字线数目。 一个提高 正反电流比的方法是使用大读电压V『由于本专利技术使用了 S/A和全读模式等设计，正反电 流比中的反向偏压和正向偏压分离最大反向偏压在S/A的阈值电压VT( 0. IV)附近；正 向偏压由VJ央定。 一般说来，正向偏压(如 3V)远比反向偏压(如 0. 2V)大。通过提 高V^可极大地提高正反电流比。另一个提高正反电流比的方法是使用二极化3D-R0M元 二极化3D-R0M元的上下半膜含有不同的基材料，或其与上下电极有不同界面。 为了提高3D-M的成品率，可以通过一无缝3D-R0M元直接减少3D-R0M阵列中的缺 陷数目。无缝3D-R0M元中的缺陷敏感膜(包括3D-R0M膜以及与之相邻的底电极和顶电极) 是以一种无缝形式来形成的，即在这些膜的形成过程中无图形转换步骤。另一种提高成 品率的方法使用如纠错码(ECC)和/或冗余电路等的纠错方案。它们可以纠正3D-M阵列 中已有缺陷导致的错误。使用ECC方案的3D-M阵列可使用列冗余码(如Hamming码)。在 冗余电路中，3DiM中的eR0M可以用来存储缺陷位的地址及相应的纠错数据。冗余电路可以 对个别位错误、位线错误、字线错误进行纠错。该纠错过程可以在完成列译码后、并在数据 送到eRAM前进行(即读时修复)，也可以在保留3D-M数据备份的eRAM中进行(即读 后修复)。冗余电路其实是利用3DiM来提高3D-M成品率的一个例子。 3DiM除了可以用来提高3D-M的成品率外，还可以对3D_M所载的软件码提供升级 能力，如可使用上述的字线冗余电路来存储软件升级码。软件升级还可以使用地址转换法。在地址转换法中，3D-M和与之集成的嵌入式ROM (embedded ROM，简称为eROM)形成一单独 存储空间3D-M中所载的是原始码，eR0M中所载的是升级码。同时，衬底集成电路还含有一 地址转换块，它将输入地址视为虚拟地址，并将其转换成上述单独存储空间的物理地址。如 果执行码使用原始码，那么，该物理地址指向3D-M ;如果执行码使用升级码，那么，该物理 地址指向eR0M。附图说明 图1A是一种3D-M的透视图；图1B-图1CB表示多种基于薄膜晶体管的3D-M元； 图1DA、图1DB分别表示一逻辑1和0 3D-MPR0M元；图1E表示一种3D-EPR0M元。 图2A-图2C表示一种3D-M核的电路符号、基本框图和详细框图。 图3A-图3G描述多种3D-M核本文档来自技高网...

【技术保护点】
一种采用高带隙半导体材料的三维只读存储器，其特征在于含有：一衬底；多个叠置在衬底上的只读存储层，所述只读存储层通过多个接触通道口与衬底实现电连接；至少一个存储层含有多个只读存储元，每个只读存储元含有：第一和第二导体；一位于该第一和第二导体之间的３Ｄ－ＲＯＭ膜，该３Ｄ－ＲＯＭ膜含有高带隙半导体材料，该高带隙半导体材料的带隙大于硅，并能提高三维只读存储器的高温性能。

【技术特征摘要】
一种采用高带隙半导体材料的三维只读存储器，其特征在于含有一衬底；多个叠置在衬底上的只读存储层，所述只读存储层通过多个接触通道口与衬底实现电连接；至少一个存储层含有多个只读存储元，每个只读存储元含有第一和第二导体；一位于该第一和第二导体之间的3D-ROM膜，该3D-...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：张国飙，
类型：发明
国别省市：90[中国|成都]