存储器封装方法及其装置制造方法及图纸

一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二半导体晶片具有相同定义的接合电极，上述方法包括提供分别具有一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于一种记忆体封装方法及其装置，特别是关于一种堆叠式封装的记忆体装置。然而，以堆叠方式形成一个较大容量的记忆体，亦会有需克服的地方。由于标准256Mb的DDR记忆体晶片，并不是与标准512Mb DDR记忆体晶片完全匹配的，可参考下列表一。表一 由上述表一可以得知，同样为四输入/输出结构(4I/Oconfiguration)的256Mb记忆体晶片及512Mb记忆体晶片，唯一不同在于512Mb记忆体晶片多了一个Ay12这个接脚，就是说256Mb记忆体Y(行)位址范围为Ay0～Ay11，而512Mb记忆体Y(行)位址范围为Ay0～Ay12，故256Mb记忆体没有位址Ay12的控制信号。如附图说明图1中所示，C1为一个标准型包装的512Mb的DDR(Double DataRate)记忆体晶片，而C2为一个传统堆叠式包装的512Mb的DDR记忆体颗粒。由于256Mb记忆体没有位址Ay12的控制信号，所以需要将传统堆叠式包装的512Mb记忆体颗粒中，/CS0及/CS1这两只接脚搭配使用来决定内部两个256Mb记忆体晶片的动作。因此，传统堆叠式包装的512Mb记忆体颗粒，与单一晶片的512Mb记忆体颗粒并非完全相容。根据本专利技术之一目的，是提供一种记忆体的封装方法用以将一第一、第二记忆体晶片，封装成一堆叠式包装的记忆体晶片，其中上述第一、第二半导体晶片具有相同功能的定义脚位，上述方法包括首先，提供分别具有一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端。接着，上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位。然后，电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。根据上述另一目的，本专利技术形成堆叠式记忆体，至少包含一第一记忆体晶片；一第二记忆体晶片，耦接至上述第一记忆体晶片；以及一第一堆叠功能电路及一第二堆叠功能电路，分别设置于上述第一及第二记忆体晶片中，且个别地具有一选择端，上述第一堆叠功能电路的选择端连接至一高位准电压，且上述第二堆叠功能电路的选择端连接至一低位准电压；其中，上述第一及第二堆叠功能电路，于一控制信号为高位准时，使上述第一记忆体晶片执行存取动作；而于上述控制信号为低位准时，使上述第二记忆体晶片执行存取动作。透过本专利技术的记忆体的封装方法，可以将两个记忆体晶片，封装成一个双倍容量的记忆体晶片，而且与双倍容量的标准包装记忆体晶片完全相容，不论是脚位或是外部电路的信号都相容，因而减少后段主测试制程的差异，并因而提高产能。图2为本专利技术的堆叠式记忆体的示意图；图3为本专利技术的堆叠式记忆体的另一示意图。图号说明C1-标准包装的512Mb记忆体颗粒；C2-传统堆叠式式包装512Mb记忆体颗粒；101-本专利技术的堆叠式记忆体；Cp1-第一记忆体晶片；Cp2-第二记忆体晶片；Cc1-第一堆叠功能电路；Cc2-第二堆叠功能电路；C1CAS、C2CAS-启动端；C1SFE、C2SFE-选择端；1～66-引线；110～120-导线；ax0～ax12-列位址信号；ay0～ay12-行位址信号；T1-基材。本专利技术的上述记忆体封装方法，包括首先，分别提供一第一、第二堆叠功能电路Cc1、Cc2于上述第一、第二记忆体晶片中，其中上述第一堆叠功能电路Cc1，含有一选择(column address selection)端C1SFE，以及一启动(stack function enable)端C1CAS，且上述第一堆叠功能电路Cc2各含有一选择端C2SFE以及一启动端C2CAS。由于标准256Mb DDR记忆体，并没有和标准512Mb DDR记忆体一样，可以根据AY12脚位上的控制信号，来决定是否存取那一晶片的功能，于是本专利技术在上述第一及第二记忆体晶片Cp1、Cp2中，以内建(design in)的方式各加入一个堆叠功能电路Cc1、Cc2，以根据上述AY12脚位上的控制信号，决定那一记忆体晶片来作存取。而且上述堆叠功能电路Cc1、Cc2中，若上述启动端C1CAS、C2CAS连接至一电源供应电位时，即可启动上述第一、第二记忆体晶片Cp1、Cp2的堆叠功能，就是说，上述第一及第二记忆体晶片Cp1、Cp2堆叠成具有原本第一记忆体晶片Cp1的双倍容量的一个记忆体晶片。并且上述第一、第二记忆体晶片Cp1、Cp2的启动端C1CAS、C2CAS，若是不连接至一个电源供应电位时，则与一个标准256Mb DDR记忆体完全相同。接着，以打线接合(bonding wire)的方式将上述第一及第二记忆体晶片Cp1、Cp2中相同定义的接合垫，连接至基材T1，例如一导线架(leadframe)或印刷电路板(printed circuit board)上，以形成一个球形闸阵列(Ball Grid Array)包装或一薄型小尺寸封装(Thin Small OutlinePackage)。举例来说，上述第一、第二记忆体晶片Cp1、Cp2的A0接合垫，就打线接合至用以接收外部电路的A0信号的一引线(lead)29上，其他接合垫则打线接合至上述导线架上对应的引线1～66上。然后，打线接合上述第一、第二堆叠功能电路Cc1、Cc2的启动端C1CAS、C2CAS至一电源供应电位，以启动上述第一、第二堆叠功能电路Cc1、Cc2。并且打线接合上述第一堆叠功能电路Cc1的上述选择端C1SFE至一第一电压准位，且打线接合上述第二堆叠功能电路Cc2的上述选择端C2SFE至一第二电压准位，使得上述第一记忆体晶片Cp1于AY12脚位上的上述控制信号，为上述第一电压位准时，执行外部电路的存取动作，而上述第二记忆体晶片Cp2于上述AY12脚位上的上述控制信号，为上述第二电压位准时，执行外部电路的存取动作。本例中，上述第一、第二记忆体晶片Cp1、Cp2为256Mb DDR记忆体，故此时，由两个256Mb DDR记忆体堆叠而成的一512MbDDR记忆体就形成了，且与图1中标准包装的512Mb DDR记忆体C1完全地相容。以上述第一、第二记忆体晶片Cp1、Cp2为256Mb DDR记忆体来说明本专利技术的堆叠式记忆体的动作，请参考图3，当一个外部电路(未示于图中)执行一个写入的指令时，上述第一、第二记忆体晶片Cp1、Cp2同时会被启动，即两个64MB的区间(item)被启动，并且依据位址解码器所解码出来的列位址信号ax0-ax12及行位址信号ay0-ay12来写入资料，若当中解出来的列位址信号ay12为一高逻辑位准时，则将上述资料写入上述第一记忆体晶片Cp1中，定址为上述列位址ax0-ax12及行位址ay0-ay11的记忆胞中，同时，上述第二堆叠功能电路Cc2会阻挡上述资料，写入上述第二记忆体晶片Cp2中定址为上述列位址ax0-ax12及行位址ay0-ay11的记忆胞。反过来说，若当中解出来的上述行位址信号ay12为一低逻辑位准时，则将上述资料写入上述第二记忆体晶片Cp2中，定址为上述列位址ax0-ax12及行位址ay0-ay11的记忆胞中，同时，上本文档来自技高网...

【技术保护点】
一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二记忆体晶片具有相同定义的接合电极，上述方法包括： 分别提供一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端； 上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及 电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。

【技术特征摘要】
【国外来华专利技术】1.一种记忆体的封装方法，用以将一第一、第二记忆体晶片，封装成一堆叠式封装的记忆体晶片，其中上述第一、第二记忆体晶片具有相同定义的接合电极，上述方法包括分别提供一第一、第二堆叠功能电路于上述第一、第二记忆体晶片中，其中上述第一、第二堆叠功能电路各含有一选择端以及一启动端；上述第一及第二记忆体晶片的接合电极，分别电性连接至一基材的相同定义电极上，并且电性连接上述第一堆叠功能电路的上述选择端至一第一电压准位，且电性连接上述第二堆叠功能电路的上述选择端至一第二电压准位；以及电性连接上述第一、第二堆叠功能电路的启动端至一电源供应电位。2.根据权利要求1所述的记忆体的封装方法，其特征在于上述基材为一导线架，具有与上述第一及第二记忆体晶片的相同定义电极。3.根据权利要求1所述的记忆体的封装方法，其特征在于上述基材为一印刷电路板，具有与上述第一及第二记忆体晶片的相同定义电极。4.根据权利要求1所述的记忆体的封装方法，其特征在于上述电性连接为一打线接合(bonding wire)方式连接。5.根据权利要求1所述的记忆体的封装方法，其特征在于上述第一及第二记忆体晶片为256Mb容量的记忆体晶...

【专利技术属性】
技术研发人员：杨吴德，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]