可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法技术

本发明专利技术揭露了一种可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，其是在一半导体基底上依序形成一栅极氧化层、已定义的多个多晶硅栅极及侧壁间隙物，并对基底进行离子掺杂形成埋入位线；接着在半导体基底的存储单元数组区域的多晶硅栅极形成较厚的间隙壁，使其覆盖住存储单元数组区域内露出的基底，并藉此结构保护主动区域，如此即可将自动对准金属硅化物技术应用在屏蔽式只读存储器的制程中，进而在该等多晶硅栅极上方直接形成自动对准金属硅化物。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种非挥发性只读存储器的制造过程，更具体地说，涉及一种可应用自动对准金属硅化物(Self-aligned Silicide，SALICIDE)的屏蔽式只读存储器(Mask Read Only Memory，MROM)的制造方法。其中，屏蔽式只读存储器的结构是多晶硅字符线(word line，WL)横跨在位线(bit line，BL)的上方，存储单元的信道区域则位于字符线所覆盖的下方与位线之间的区域，以便于程序化阶段选择性地将离子植入到信道区域的表面来改变信道区域离子的量和分布，藉以调整临界电压，并储存数据。然而，当内存的生产进入到深次微米(deep sub-micron)制程，且集成电路的积集度愈来愈高，组件的尺寸愈来愈小，为了降低组件串接间的电阻值、减少金属接触数目及增加后续连接导线布局(Layout)的方便性，自动对准金属硅化物技术的使用已逐渐广泛应用在半导体制程中。但是，传统的自动对准金属硅化物技术无法适用于制造屏蔽式只读存储器，其主要原因是在硅基底内的自动对准金属硅化物区域会造成所有埋入式(BN+)位线短路，而影响到MOS晶体管间的操作与电性，使组件无法正本文档来自技高网...

【技术保护点】
一种可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，包括下列步骤：提供一半导体基底，其分为外围区域及存储单元数组区域；在该基底上依序形成一栅极氧化层与一多晶硅层；定义该多晶硅层，并形成多个多晶硅栅极；在该等多晶硅栅极的 侧壁上形成多个侧壁间隙物；利用该多晶硅栅极及该侧壁间隙物为屏蔽，对基底进行离子掺杂，形成一埋入位线；在该基底上覆盖一氧化层；对该氧化层进行回蚀刻，在外围区域的侧壁间隙物外侧形成氧化物间隙壁，并在该存储单元数组区域的相邻侧壁间隙物 之间形成氧化物间隙壁而覆盖住露出的基底；在该存储单元数组区域上形成一图案化光阻，以覆盖住该区...

【技术特征摘要】
1.一种可应用自动对准金属硅化物的屏蔽式只读存储器的制造方法，包括下列步骤提供一半导体基底，其分为外围区域及存储单元数组区域；在该基底上依序形成一栅极氧化层与一多晶硅层；定义该多晶硅层，并形成多个多晶硅栅极；在该等多晶硅栅极的侧壁上形成多个侧壁间隙物；利用该多晶硅栅极及该侧壁间隙物为屏蔽，对基底进行离子掺杂，形成一埋入位线；在该基底上覆盖一氧化层；对该氧化层进行回蚀刻，在外围区域的侧壁间隙物外侧形成氧化物间隙壁，并在该存储单元数组区域的相邻侧壁间隙物之间形成氧化物间隙壁而覆盖住露出的基底；在该存储单元数组区域上形成一图案化光阻，以覆盖住该区域上的各组件；去除外围区域的氧化物间隙壁，而后移去光阻；以及利用自动对准金属硅化物技术，在该外围区域及存储单元数组区域的多晶硅栅极上方形成自动对准金属硅化物。2.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于所述侧壁间隙物的材质为氮化硅或氧化硅。3.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于所述去除外围区域的氧化物间隙壁是使用湿蚀刻法来完成。4.根据权利要求1中所述的屏蔽式只读存储器的制造方法，其特征在于所述形成侧壁间隙物的步骤，更包括...

【专利技术属性】
技术研发人员：张有志，叶双凤，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]