半导体封装用基板及半导体装置制造方法及图纸

本发明专利技术提供一种半导体封装用基板及一种半导体装置，其能够提升ＮＣ　　Ｂａｌｌ的抗静电放电能力。一种半导体封装用基板，其包含：一第一配线层（ｗｉｒｉｎｇ　ｌａｙｅｒ），一第二配线层；以及一内配线层。一种半导体装置，其包含：一基板，其具有：一第一配线层，一第二配线层，及一内配线层；以及一晶片，该晶片是设置于该基板的该第一配线层上，且该晶片的垫部是与该等第一垫部电性连接。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是关于一种半导体封装用基板及半导体装置，特别是关于一种具有静电防护功能的半导体封装用基板及半导体装置。
技术介绍
随着集成电路高度集成化以及消费市场的需求，半导体装置的尺寸亦渐趋向于轻薄短小，而且在半导体封装技术中已发展出许多类型的封装型态。举例而言，目前最常见的封装型态有针栅阵列封装(PGA)、球栅阵列封装(BGA)、晶圆级尺寸封装等。在前述的封装型态中，球栅阵列式半导体装置1(如图1所示)因有效利用封装基板1的面积而可以具有较多的凸块13，以便经由设于封装基板11上的电迹线(trace line)及垫部(Pad)电连接至晶片12的垫部，因此，在球栅阵列封装半导体装置1中，晶片12能够透过凸块13进行大量的信号收发。请参照图2所示，上述的封装基板11包括一第一配线层(wiring layer)21、一接地内配线层22、一电源内配线层23以及一第二配线层24。其是依序堆叠以形成封装基板11，其中，第一配线层21的上表面具有复数个第一垫部(pad)211，其是用以与晶片12的垫部电性连接；另外，第一配线层21中形成有复数条第一电迹线212，其一端是分别连设至各第一垫部2本文档来自技高网...

【技术保护点】
一种半导体封装用基板，其特征在于包含：一第一配线层（ｗｉｒｉｎｇ　ｌａｙｅｒ），其上表面具有复数个第一垫部（ｐａｄ）；一第二配线层，其下表面具有复数个第二垫部，至少该等第二垫部之一未与该等第一垫部电性连接；以及一内配 线层，其位于该第一配线层的下表面与该第二配线层的上表面之间，至少有一个邻设于未与该等第一垫部电性连接的该第二垫部周围的第二垫部是电性连接至该内配线层。

【技术特征摘要】
【国外来华专利技术】1.一种半导体封装用基板，其特征在于包含一第一配线层(wiring layer)，其上表面具有复数个第一垫部(pad)；一第二配线层，其下表面具有复数个第二垫部，至少该等第二垫部之一未与该等第一垫部电性连接；以及一内配线层，其位于该第一配线层的下表面与该第二配线层的上表面之间，至少有一个邻设于未与该等第一垫部电性连接的该第二垫部周围的第二垫部是电性连接至该内配线层。2.如权利要求1所述的半导体封装用基板，其特征在于该等第二垫部以阵列(array)方式排列。3.如权利要求1所述的半导体封装用基板，其特征在于该等第二垫部上用以设置复数个凸块(bump)，而该等第一垫部用以电性连接一晶片的垫部。4.如权利要求1所述的半导体封装用基板，其特征在于还包含复数个绝缘层，其分别位于该第一配线层与该内配线层之间，以及位于该第二配线层与该内配线层之间。5.一种半导体装置，其特征在于包含一基板，其具有一第一配线层，其上表面具有复数个第一垫部，一第二配线层，其下表面具有复数个第二垫部，至少该等第二垫部之一是未与该等第一垫部电性连接，及一内配线层，其位于该第一配线层的下表面与该第二配线层的上表面之间，至少一邻设于未与...

【专利技术属性】
技术研发人员：林蔚峰，吴忠儒，罗文裕，颜文东，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]