半导体器件制造技术

一种半导体器件，包括：　　　　半导体芯片，带有电路形成部分，包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连；　　　　其中，一个或多个布线槽在每层所述多层布线绝缘膜内沿所述半导体芯片外围，以包围所述电路形成部分的方式而形成；　　　　其中，在每个所述一个或多个布线槽内，由铜或铜系导电材料制成的导电层经由第一铜扩散预防膜，以使得在所述多层布线绝缘膜中相互对应的各个布线槽可以上下彼此连接的方式而隐埋；和　　　　其中，在一层所述多层布线绝缘膜和与其上下相邻的另一层所述多层布线绝缘膜之间，第二铜扩散预防膜以与相应的第一铜扩散预防膜连接的方式而形成。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，具体地说，涉及带有密封环(seal ring)的，密封环用于防止水、水分等渗过通过切割方法与半导体衬底分开的半导体切片的切割面进入半导体器件。本申请要求于2003年2月3日提交的申请号为2003-026526和于2003年4月17日提交的申请号为2003-113412的两项日本专利申请的优先权。这两项日本专利申请在本说明书中作为参考之用。
技术介绍
随着集成水平的提高，以微处理器或存储器作为半导体器件代表的大规模集成电路(LSI)在其元件的尺寸上变得更加细小，因此组成每一元件的半导体区的尺寸也相应地变得更加细小。而且，当形成连接至每一半导体区的布线线路时，为了保持与高集成密度相应的高布线密度，仅在半导体衬底的平面方向上形成布线线路是不够的，因此就采用了多层布线技术，通过多层布线技术可以在半导体衬底的厚度方向上的多层上形成布线线路。例如，在作为LSI代表的微处理器内就实现了包括6-9层的多层布线结构。在这种采用多层布线结构的LSI中，布线线路的电阻值对诸如运行速度等特性有很大的影响，因此要求布线线路有较小的电阻值。通常，包括LSI在内的半导体器件的布线线路的材料通常本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括半导体芯片，带有电路形成部分，包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连；其中，一个或多个布线槽在每层所述多层布线绝缘膜内沿所述半导体芯片外围，以包围所述电路形成部分的方式而形成；其中，在每个所述一个或多个布线槽内，由铜或铜系导电材料制成的导电层经由第一铜扩散预防膜，以使得在所述多层布线绝缘膜中相互对应的各个布线槽可以上下彼此连接的方式而隐埋；和其中，在一层所述多层布线绝缘膜和与其上下相邻的另一层所述多层布线绝缘膜之间，第二铜扩散预防膜以与相应的第一铜扩散预防膜连接的方式而形成。2.根据权利要求1中所述的半导体器件，其中所述导电层至少有一层连接至形成于所述半导体衬底内的扩散区。3.根据权利要求1中所述的半导体器件，其中所述多层布线绝缘膜至少有一层包含低介电常数膜。4.一种半导体器件，包括半导体芯片，带有电路形成部分，包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连；其中，由导电材料制成的至少一个密封环沿所述半导体芯片外围而形成以包围所述电路形成部分，所述至少一个密封环与所述半导体衬底连接，并以遍及所有所述布线绝缘膜的方式被隐埋在所述多层布线绝缘膜内。5.一种半导体器件，包括半导体芯片，带有电路形成部分，包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连；其中，每个由导电材料制成的多个密封环沿所述半导体芯片外围而形成以包围所述电路形成部分，所述密封环与所述半导体衬底连接，并以遍及所有所述布线绝缘膜的方式被隐埋在所述多层布线绝缘膜内；和其中，在所述多个密封环内的指定位置上，一个或多个狭缝状槽口以使在两个彼此相邻的密封环内的各狭缝状槽口不对准的方式而形成。6.根据权利要求4中所述的半导体器件，其中所述的至少一个密封环含有大马士革布线结构以及所述电路形成部分的所述多层互连。7.根据权利要求6中所述的半导体器件，其中所述大马士革布线结构包含单大马士革布线结构。8.根据权利要求6中所述的半导体器件，其中所述大马士革布线结构包含双大马士革布线结构。9.根据权利要求6中所述的半导体器件，其中所述大马士革布线结构包含单大马士革布线结构和双大马士革布线结构的组合。10.根据权利要求4中所述的半导体器件，其中所述的至少一个密封环连接至形成于所述半导体衬底内的扩散区。11.根据权利要求4中所述的半导体器件，其中所述的至少一个密封环经过触点连接至形成于所述半导体衬底内的扩散区，形成的所述触点和所述扩散区在形状上和所述至少一个密封环匹配。12.根据权利要求4中所述的半导体器件，其中所述的至少一个密封环经过触点连接至形成于所述半导体衬底内的扩散区，形成的所述触点和所述扩散区不和所述至少一个密封环匹配。13.根据权利要求4中所述的半导体器件，其中所述的至少一个密封环由铜或铜系导电材料制成。14.根据权利要求4中所述的半导体器件，其中所述多层布线绝缘膜中至少有一层包含低介电常数膜。15.一种制造半导体器件的方法，该半导体器件包括半导体芯片，其中该半导体芯片带有电路形成部分，包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连，其中所述制造半导体器件的方法包括步骤一，在所述半导体衬底上形成一扩散区，然后在所述半导体衬底上形成第一布线绝缘膜，以在所述第一布线绝缘膜内形成第一布线层，以包围所述电路形成部分且分别与所述扩散区连接；步骤二，在所述多层第一布线和所述布线绝缘膜上形成第二布线绝缘膜，然后在所述第二布线绝缘膜内形成多层通路布线，以包围所述电路形成部分且分别与相应的第一布线连接；和步骤三，在所述通路布线和所述第二布线绝缘膜上形成第三布线绝缘膜，然后在所述第三布线绝缘膜...

【专利技术属性】
技术研发人员：冈田纪雄，相泽宏一，民田浩靖，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：