半导体封装件及其制法制造技术

一种半导体封装件及其制法，设有多条开口的绝缘材料层，在各该开口中敷设焊料；接着在该绝缘材料层及焊料上依序形成第一铜层及第二铜层，使该第一及第二铜层图案化后形成多条导电迹线，各该导电迹线具有终端，在各导电迹线的终端上敷设金属层；然后，接置至少一芯片在导电迹线上，并借导电组件如焊线等电性连接该芯片至敷设有金属层的终端；最后形成封装胶体包覆芯片、导电组件及导电迹线，使绝缘材料层及焊料外露出该封装胶体，外露的焊料作为半导体封装件的输入／输出端。上述封装结构中，导电迹线能够弹性地布设，有效缩短焊线弧长，改善封装件的电路布局性及电性连接品质。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关一种半导体封装件及其制法，特别是关于一种不需要使用基座、并能改善电路布局性(Routability)的半导体封装件以及制造该半导体封装件的方法。
技术介绍
一般使用导线架(Lead Frame)的半导体封装件(SemiconductorPackage)，例如四边扁平无管脚(Quad Flat Non-lead，QFN)封装结构等，是在作为芯片承载件(Chip Carrier)的导线架上粘设半导体芯片，且导线架的管脚外露出包覆芯片的封装胶体，使外露的管脚作为半导体封装件的输出/输入(Input/Output，I/O)端，与外界装置，例如印刷电路板(Printed Circuit Board，PCB)形成电性连接，使芯片通过该外界装置进行运作。这种QFN半导体封装件可见于美国专利第6,130,115、6,143,981及6,229,200号中，如图6所示，是将至少一个芯片20，借助胶粘剂(Adhesive，未图标)粘置在导线架21的芯片座(Die Pad)210上，并使该芯片20通过多条焊线(Bonding Wire)22，电性连接到多条围绕芯片座210的管脚211；然后，在导线架21上形成以树脂材料(如环氧树脂，Epoxy Resin)制成的封装胶体(Encapsulant)23，使其包覆该芯片20、焊线22及导线架21，而管脚211的至少一表面212外露出封装胶体23。如图7A所示，上述导线架21的管脚211的设置数目是大致对应布设在芯片20的作用表面200上的焊垫201的数目，使各焊垫201借焊线22电性连接到对应的管脚211。再有，围绕芯片座210的管脚211是与芯片座210相距有一预定距离，因此，焊接在芯片20与管脚211间的焊线22的弧长，要大于管脚211与芯片座210间的距离，才能有效地电性连接芯片20到管脚211。然而，如图7B所示，当要使用高度集成化(Highly Integrated)的芯片20＇时，即该芯片20＇具有数量较多或密度较高的焊垫201，相对地需要布设较多的管脚211，使管脚211与芯片座210间的距离及焊线22＇的弧长增加；过长的焊线22＇不仅使焊线(Wire Bonding)作业的困难提升，而且在形成封装胶体23的模压(Molding)作业进行时，过长的焊线22＇易受树脂模流的冲击，产生偏移(Sweep)或移位(Shift)现象，偏移或移位的焊线可能彼此触碰，导致短路(Short)问题，影响电性连接品质；再有，若管脚与芯片座间相距过远，则可能使焊线作业难以进行，造成无法通过焊线，电性连接芯片至管脚或导线架的情况。为缩短焊线弧长或管脚与芯片座间的距离，出现如图8所示的半导体封装结构。如图所示，在各管脚211上，以半蚀刻(Half-Etching)的方式形成朝芯片座210方向延伸的延伸部213，它用以缩短管脚211与芯片座210间的距离，使高度集成化的芯片20＇能够借具有适当弧长的焊线22，电性连接至管脚211的延伸部213。然而，这种封装结构的缺点是，形成延伸部213将使导线架21＇的制作难度提高、成本增加；再有，进行焊线作业时，管脚211的延伸部213易产生移动(Dislocation)，难以精确地在其上焊设焊线22，因而造成焊线作业的困难。另外如美国专利第5,830,800及6,072,239号专利技术的一种无基座的半导体封装件，其工序大致是如图9A至9D所示的那样。首先，在图9A中，制备一个铜制的载具(Carrier)30，并在该载具30的一表面上接设一个光罩(Mask)31，该光罩31开设有多条开口310，使载具30的预定部位借该开口310外露。接着，在图9B中，以电镀的方式在各光罩31的开口310中形成接点或终端(Terminal)32，然后从载具30上移除光罩31，使载具30及接点32外露。在图9C中，依序进行粘晶(DieBonding)及焊线作业，将一芯片33粘置在载具30上，并形成多条焊线34以电性连接芯片33至接点32；然后，进行一模压作业，以在载具30上形成用以包覆芯片33及焊线34的封装胶体35。最后，在图9D中，以蚀刻(Etching)等方式移除载具30，使接点32原先与载具30触接的表面320外露出封装胶体35，外露的接点32则作为半导体封装件的输入/输出端，与外界装置(未图标)电性连接，如此就完成半导体封装件的制造工序。这种半导体封装件的优点在于无需使用基座(如预制的导线架等)，封装胶体35不需要与导线架21接合，从而避免封装胶体35与导线架间21产生脱层(Delamination)。然而，这种封装件未摆脱现有技术的缺点，就是当芯片33上布设的焊垫数量或密度提高时，相对地需要形成较多接点32，使接点32与芯片33间的距离增加，此时将产生类似图7B所示的问题，如因焊线过长而导致偏移、移位及短路等问题，因而影响电性连接品质。因此，如何解决上述问题，如何提供一种能够弹性地布设导电迹线，能有效缩短焊线弧长的半导体封装结构，改善电路布局性及电性连接品质，是刻不容缓的问题。
技术实现思路
本专利技术的主要目的在于提供一种半导体封装件及其制法，能够弹性地布设半导体封装件中的导电迹线(Conductive Trace)，进而能有效缩短用以电性连接芯片至该导电迹线的焊线弧长，改善半导体封装件的电路布局性(Routability)及电性连接品质。本专利技术的另一目的在于提供一种半导体封装件及其制法，它不需要使用基座，从而能降低半导体封装件的制造成本。为达成上述及其它目的，本专利技术一种半导体封装件包括一绝缘材料层，在其预定部位上开设有多条贯穿绝缘材料层的开口；一焊料，敷设在各该绝缘材料层的开口中；一第一铜层，形成在该绝缘材料层及焊料上；一第二铜层，敷设在该第一铜层上，使该第一及第二铜层形成有多条导电迹线，各该导电迹线具有一终端；至少一芯片，接置在该导电迹线的预定部位上，并电性连接至该终端；以及一封装胶体，包覆该芯片及导电迹线，使该绝缘材料层及焊料外露出该封装胶体。这种半导体封装件的制法包括下列步骤制备一金属载具；敷设一绝缘材料层在该金属载具的一表面上，并在该绝缘材料层的预定部位开设多条贯穿该绝缘材料层的开口；敷设一焊料在各该绝缘材料层的开口中；形成一第一铜层在该绝缘材料层及焊料上；敷设一第二铜层在该第一铜层上，并图案化该第一及第二铜层，以形成多条导电迹线，使各该导电迹线具有一终端；接置至少一芯片在该导电迹线的预定部位上，并电性连接该芯片至该终端；形成一封装胶体以包覆该芯片及导电迹线；以及移除该金属载具，使该绝缘材料层及焊料外露。上述半导体封装件的优点在于不需要使用基座(如预制的导线架、基板等)作为芯片承载件，使芯片接设在导电迹线上，且使导电迹线能够适应芯片的集成化程度或焊垫的分布情况，弹性地布设并能深入与芯片焊连的焊线的布设区域，有效缩短用以电性连接芯片至导电迹线的终端的焊线弧长，缩短芯片与导电迹线间的电性连接路径，能改善半导体封装件的电路布局性及电性连接品质，摒除现有因焊线过长而导致短路、焊线作业困难等缺点；同时，无需使用基座也能降低半导体封装件的制造成本。附图说明图1显示本专利技术实施例1的半导体封装件的剖视图；图2显示图1所示的半导体封装件的仰视图；图本文档来自技高网...

【技术保护点】
一种半导体封装件的制法，其特征在于，该制法包括下列步骤：　　　　制备一金属载具；　　　　敷设一绝缘材料层在该金属载具的一表面上，并在该绝缘材料层的预定部位开设多条贯穿该绝缘材料层的开口；　　　　敷设一焊料在各该绝缘材料层的开口中；　　　　形成一第一铜层在该绝缘材料层及焊料上；　　　　敷设一第二铜层在该第一铜层上，并图案化该第一及第二铜层，以形成多条导电迹线，使各该导电迹线具有一终端；　　　　接置至少一芯片在该导电迹线的预定部位上，并电性连接该芯片至该终端；　　　　形成一封装胶体以包覆该芯片及导电迹线；以及　　　　移除该金属载具，使该绝缘材料层及焊料外露。

【技术特征摘要】
1.一种半导体封装件的制法，其特征在于，该制法包括下列步骤制备一金属载具；敷设一绝缘材料层在该金属载具的一表面上，并在该绝缘材料层的预定部位开设多条贯穿该绝缘材料层的开口；敷设一焊料在各该绝缘材料层的开口中；形成一第一铜层在该绝缘材料层及焊料上；敷设一第二铜层在该第一铜层上，并图案化该第一及第二铜层，以形成多条导电迹线，使各该导电迹线具有一终端；接置至少一芯片在该导电迹线的预定部位上，并电性连接该芯片至该终端；形成一封装胶体以包覆该芯片及导电迹线；以及移除该金属载具，使该绝缘材料层及焊料外露。2.如权利要求1所述的半导体封装件的制法，其特征在于，它还包括敷设一金属层在各该导电迹线的终端上的步骤，使该芯片电性连接至该敷设有金属层的终端。3.如权利要求1所述的半导体封装件的制法，其特征在于，它还包括敷设一绝缘层在该多条导电迹线上的步骤，使各该导电迹线的终端外露出该绝缘层。4.如权利要求1所述的半导体封装件的制法，其特征在于，该金属载具是用铜制成的。5.如权利...

【专利技术属性】
技术研发人员：黄建屏，王愉博，黄致明，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]