半导体芯片封装结构及工序制造技术

一种半导体芯片封装结构及工序，能够以成批的方式在同一片载具上制作出多个高密度及小尺寸的半导体芯片封装件。该半导体芯片封装结构及工序的特点是在芯片上形成绝缘隔绝层，再利用重布线路技术在该绝缘隔绝层上形成焊点数组，并将这些重布线路电性连接至芯片上的焊垫。可使重布后的焊点数组被安置在超出芯片的表面范围之外的区域，而不是像现有技术那样，焊点数组仅局限在芯片电路面上，因此能应用在新一代微型化（如小于９０纳米）芯片的封装结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体芯片封装技术，特别是关于一种半导体芯片封装结构及工序，它能够以成批的方式在同一片载具上制作出多个高密度及小尺寸的半导体芯片封装件。
技术介绍
芯片尺寸级封装技术(Chip Scale Package，CSP)作为一种先进的封装技术，可将封装件的尺寸制作成略大于所封装芯片的尺寸，因此可使封装件达到最小化的程度，符合轻薄短小的要求。晶圆级的CSP封装技术(Wafer Level CSP)则是一种更为先进的封装技术，可将每一片晶圆切割出的所有芯片，以成批的方式进行芯片尺寸级的封装工序，一次可完成多个封装件。晶圆级的CSP封装技术的相关专利包括有美国专利第5,886,409号＂ELECTRODE STRUCTURE OF WIRING SUBSTRATE OFSEMICONDUCTOR DEVICE HAVING EXPANDED PITCH＂；美国专利第5,892,179号＂SOLDER BUMPS AND STRUCTURES FORINTEGRATED REDISTRIBUTION ROUTING CONDUCTORS＂；美国专利第6,103,552号＂WAFER SCALE PACKAGING SCHEME＂；美国专利第6,350,668号＂LOW COST CHIP SIZE PACKAGE AND METHODOF FABRICATING THE SAME＂；美国专利第6,433,427号＂WAFERLEVEL PACKAGE INCORPORATING DUAL STRESS BUFFERLAYERS FOR I/O REDISTRIBUTION AND，METHOD FORFABRICATION＂。晶圆级的CSP封装技术通常是采用重新布线技术(RedistributionLayer，RDL)，将芯片上非等距分布的电源及信号输出、入焊点，借由重新布线技术整合到芯片上预先定义的一个等距排列的焊垫数组区域，再用焊块(solder bumps)焊接到此焊点数组上，从而形成球栅阵列(Ball Grid Array，BGA)，借由此球栅阵列将封装件焊接及电性连接到外部的印刷电路板。然而上述重新布线技术是将焊点数组配置在芯片表面上，随着半导体工序技术的进步，芯片面积逐渐缩小，缩小尺寸的芯片没有多余的表面空间来容纳重新布线的焊点数组，因此适应新一代封装件芯片微小化(小于90纳米)的趋势，半导体业界需要开发一种新的半导体芯片封装结构及工序。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种适用于如小于90纳米的新一代微型化芯片封装的半导体芯片封装结构及工序。本专利技术的半导体芯片封装工序至少包含(1)预制一载具，该载具具有一正面和一背面；(2)进行一置晶程序，将至少一芯片安置在该载具的正面上；其中该芯片具有一电路面和一非电路面，且该电路面上形成有多条焊垫；(3)进行一绝缘隔绝层工序，借此在该载具的正面上形成一绝缘隔绝层，且令该绝缘隔绝层完全覆盖住该芯片，并曝露出该芯片电路面上的焊垫；(4)进行一重新布线工序，借此在该绝缘隔绝层上形成多条重布线路；其中各条重布线路的一端点是电性连接至该芯片电路面上的一对应焊垫，而另一端点则预定为焊接点；(5)进行一绝缘保护层工序，借此形成一绝缘保护层来覆盖住各条重布线路，但曝露出各条重布线路的预定焊接点；(6)进行一植球程序，借此将多个焊球焊接到各条重布线路上未被该绝缘保护层覆盖的焊接点上，以形成一球栅阵列结构；以及(7)进行一切单工序，借此切割该载具，分割出多个半导体封装件。本专利技术的半导体芯片封装结构至少包括(a)一载具，其具有一正面和一背面；(b)芯片，其具有一电路面和一非电路面，且该电路面上形成有多条焊垫；(c)一绝缘隔绝层，该绝缘隔绝层是完全覆盖住各个芯片，并且曝露出各芯片电路面上的多条焊垫；(d)多条重布线路，它是形成在该绝缘隔绝层上，其中各条重布线路的一端点是电性连接至该芯片电路面上的一对应焊垫，另一端点预定为焊接点；(e)一绝缘保护层，用以覆盖各条重布线路，但曝露出各条重布线路的预定焊接点；以及(f)一球栅阵列，包括多个焊球，且各个焊球是焊接到各条重布线路上未被该绝缘保护层所覆盖的焊接点上。本专利技术的半导体芯片封装结构及工序的特点是，在芯片上形成一绝缘隔绝层，再以重布线路在该绝缘隔绝层上形成焊点数组，将这些重布线路电性连接至芯片焊垫上。使需要线路重布的焊点数组能够安置在超出芯片表面范围以外的区域，而不仅局限在芯片表面上，使新一代(如90纳米以下)的微型化芯片可借由树脂增层技术来弥补芯片电路布局面积不足的缺点。附图说明图1是剖面结构示意图，显示本专利技术的半导体芯片封装结构及工序采用的载具及芯片的剖面结构形态；图2是剖面结构示意图，显示本专利技术的半导体芯片封装工序中的置晶程序；图3是剖面结构示意图，显示本专利技术的半导体芯片封装工序中的绝缘隔绝层工序；图4是剖面结构示意图，显示本专利技术的半导体芯片封装工序中的重布线路工序；图5是剖面结构示意图，显示本专利技术的半导体芯片封装工序中的绝缘保护层工序；图6是剖面结构示意图，显示本专利技术的半导体芯片封装工序中的植球程序；图7为一剖面结构示意图，其中显示本专利技术的半导体芯片封装工序中的分割程序；图8是剖面结构示意图，显示本专利技术的半导体芯片封装结构的另一实施例。具体实施例方式实施例以下即配合附图，详细说明本专利技术的半导体芯片封装结构及工序的实施过程。此处须注意的是，图1至图7均为简化的示意图，以示意的方式说明本专利技术的基本构想，因此仅显示与本专利技术有关的组件，且所显示的组件并非以实际实施时的数目、形状及尺寸比例来绘制；其实际实施时的数目、形状及尺寸比例可以是一种随意性的设计选择，且其组件布局形态可能更为复杂。首先，请参阅图1，本专利技术的半导体芯片封装工序的初始步骤是先预制载具10，该载具10具有正面10a和背面10b，它可以选自BT(Bismaleimide Triazine)基板、金属制基板(例如铜制基板)、陶瓷基板、硅制基板等。此外，该载具正面上预先规划出多条切割线11，用以区分出各个封装件的实体范围。上述载具10同时搭载一批芯片20(注由于这些芯片20的封装程序均相同，因此为了简化附图及说明，在图1及后续的附图中仅显示一个芯片)，这些芯片20是先将其原先的晶圆(附图中未显示)的厚度研磨到3mil以下，再切割成多条单一的芯片20。各芯片20均具有一个电路面20a和一个非电路面20b，且其电路面20a上形成有多个提供电源及信号输出入的焊垫21。其次，请参阅图2，下一个步骤是进行置晶程序，也就是将各个芯片20的非电路面20b，用胶粘剂(如银胶)粘贴到载具10的正面10a上，使芯片20的电路面20a朝上。之后，请参阅图3，下一个步骤是进行绝缘隔绝层工序，借此在该载具10的正面10a上形成绝缘隔绝层30，使该绝缘隔绝层30完全覆盖住各个芯片20，但绝缘隔绝层30形成有多个开口31，用来外露出芯片20的电路面20a上的所有的焊垫21。绝缘隔绝层工序是采用现有的旋转涂布技术(spin coating)，将绝缘材料(dielectric)涂布在载具10的正面10a上，从而形成该绝缘隔绝层30。再有，请参阅图4，下一个本文档来自技高网...

【技术保护点】
一种半导体芯片封装工序，其特征在于，该半导体芯片封装工序包括下列步骤：　　　　（１）预制一载具，其具有正面和背面；　　　　（２）进行置晶程序，在该载具正面上至少安置一个半导体芯片，该芯片具有作用表面及相对的非作用表面，且该作用表面上形成有多条焊垫；　　　　（３）进行绝缘隔绝层工序，在该芯片及载具上形成绝缘隔绝层，该绝缘隔绝层上形成有多条开口，使芯片上各焊垫外露出该绝缘隔绝层；　　　　（４）进行重新布线工序，在该绝缘隔绝层上形成多条重布线路，其中，各条重布线路是电性连接到该芯片上对应的焊垫，并在线路端形成焊接点；　　　　（５）进行绝缘保护层工序，形成覆盖各条重布线路的绝缘保护层，并曝露出各条重布线路的焊接点；　　　　（６）进行植球程序，在各外露的重布线路焊接点上分别植设焊球从而形成球栅阵列；以及　　　　（７）进行切单工序，切割该载具，形成多个半导体封装件。

【技术特征摘要】
1.一种半导体芯片封装工序，其特征在于，该半导体芯片封装工序包括下列步骤(1)预制一载具，其具有正面和背面；(2)进行置晶程序，在该载具正面上至少安置一个半导体芯片，该芯片具有作用表面及相对的非作用表面，且该作用表面上形成有多条焊垫；(3)进行绝缘隔绝层工序，在该芯片及载具上形成绝缘隔绝层，该绝缘隔绝层上形成有多条开口，使芯片上各焊垫外露出该绝缘隔绝层；(4)进行重新布线工序，在该绝缘隔绝层上形成多条重布线路，其中，各条重布线路是电性连接到该芯片上对应的焊垫，并在线路端形成焊接点；(5)进行绝缘保护层工序，形成覆盖各条重布线路的绝缘保护层，并曝露出各条重布线路的焊接点；(6)进行植球程序，在各外露的重布线路焊接点上分别植设焊球从而形成球栅阵列；以及(7)进行切单工序，切割该载具，形成多个半导体封装件。2.如权利要求1所述的半导体芯片封装工序，其特征在于，步骤(1)所述的载具是BT基板。3.如权利要求1所述的半导体芯片封装工序，其特征在于，步骤(3)所述的绝缘隔绝层工序是采用旋转涂布技术，将绝缘材料涂布在该载具的正面上，形成该绝...

【专利技术属性】
技术研发人员：普翰屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]