半导体器件制造技术

本发明专利技术公开了一种半导体器件，其课题是：在检查芯片后不改变光罩的情况下，改善由于电路块间的信号布线而引起的工作容限不足及工作不良。半导体芯片１０上形成有逻辑电路块１１和存储电路块１２，给这些电路块间的布线设了调整信号的传播时刻的时刻调整电路块１３。时刻调整电路单元３０，由延迟元件块３１、计数电路块３２以及保险电路块３３构成。延迟元件块３１拥有多个能够将各自不同的延迟量施加给块间信号ＤＡ１的延迟元件Ａ、Ｂ、Ｃ；计数电路块３２从时刻调整电路块１３接收时刻调整控制信号ＣＮＴ；保险电路块３３，在时刻检查结束后，根据由计数电路块３２所保持的保险信息信号ＦＯ而熔断，具有实质上和计数电路块３２一样的功能。

【技术实现步骤摘要】

本专利技术涉及一种具有多个形成在一个芯片上且功能各异的电路块的半导体器件。
技术介绍
近年来，人们正在努力地开发在一个芯片上混合有逻辑电路和存储电路的系统LSI，目的在于提高系统的性能。在平面布置设计工序中，对形成在芯片上的逻辑电路和存储电路之间连接起来的布线，是从决定各个电路的芯片上的平面布置情况开始，并通过使用各种各样的布置布线工具，尽可能地不发生由于布线宽和布线长的偏差、交叉串扰现象而引起的信号错开所造成的动作不良现象。如附图说明图16所示，在芯片的检查工序中，是通过比较来自外部的输入信号IN和输出到外部的输出信号OUT来检查形成在芯片100上的第一电路块101和第二电路块102之间的布线的连接情况的，虽然未图示，也提出了测量由布线传达的信号的延迟时间的方法，以避免由于信号布线而引起的动作不良(参考例如专利文献1)[专利文献1]日本公开专利公报特开2000-155157号公报然而，所述现有的半导体器件，解决不了近年来高性能化了的电路块的信号传达引起的动作不良这样的问题。亦即，将随着高性能化而产生的多种多样的功能块混载到一个芯片上以后，芯片面积会增大，同时工作频率会提高。结果是，布线长的增大、各个布线长度的微小变化会由于工作容限的减少而成了不可忽视的因素。除此以外，电路的工作容限也随着芯片内的电源压降等新的要因而减少，这样一来，设计芯片时电路块间的信号的时刻调整就更困难了。还有，对所述现有的半导体器件进行检查或者评价时，即使能够判断由于信号的传播时刻而引起的动作不良，也没有断定不良之处的手段，而且，即使能够搞定要修正的地方，也不得不改变光罩，所以难以缩短开发时间、难以减少开发成本。本专利技术正是为解决现有问题而开发出来的，其目的在于在检查芯片后不改变光罩的情况下，便能够改善由于电路块间的信号布线而引起的工作容限不足、动作不良。
技术实现思路
为达到上述目的，本专利技术提供了这样的一个结构，在半导体器件中的相互间通过布线连接起来的一电路块和另一电路块之间，设了对流过布线的信号的传播时刻进行调整的时刻调整电路块。具体而言，本专利技术所涉及的半导体器件，包括形成在一个半导体芯片上、分别具有功能元件的第一电路块和第二电路块；及对流过将第一电路块和第二电路块连接起来的布线的传达信号的传播时刻进行调整的时刻调整电路块。根据本专利技术的半导体器件，因为拥有对流过将第一电路块和第二电路块连接起来的布线的传达信号的传播时刻进行调整的时刻调整电路块，所以在不改变光罩的情况下，即可对电路块间的传达信号的传播时刻进行调整。结果是，芯片的合格率提高，且开发成本会减少，开发期间会缩短。本专利技术的半导体器件，进一步包括接收输入到第一电路块的输入信号和来自输入了传达信号的第二电路块的输出信号，对输入信号和输出信号加以比较，并控制时刻调整电路块的比较控制电路。在本专利技术的半导体器件中，最好是，所述布线是多条并列布置着的，第一电路块和第二电路块拥有分别和多条布线连接的移位寄存器。在本专利技术的半导体器件中，最好是，比较控制电路拥有比较对输入信号和输出信号进行逻辑运算后而得到的逻辑值，并输出比较结果的比较电路。本专利技术的半导体器件，最好是，还包括产生并输出输入信号给第一电路块的输入信号列产生电路。因为这样一来，容易对第一电路块和第二电路块之间的传达信号的传播时刻进行检查，所以在短期间内即能进行时刻检查。在本专利技术的半导体器件中，时刻调整电路块拥有保持将传达信号的传播时刻更新后得到的更新信息的第一保持电路。在这一情况下，最好是，第一保持电路至少由一个保险元件构成。这样一来，就能高效地对传达信号的传播时刻进行调整。而且，在这一情况下，最好是，时刻调整电路块，拥有保持将传达信号的传播时刻更新后而得到的更新信息的第二保持电路；第二保持电路，对更新信息进行并行/串行变换并将它输出。在并列布置着多条布线的情况下，最好是，直到输入信号和输出信号一致为止，时刻调整电路块重复进行对传达信号的传播时刻的调整。在这种情况下，最好是，时刻调整电路块，拥有输出通知对流过布线的所有传达信号的传播时刻的调整已结束这一情况的调整结束通知信号的电路；输入信号和输出信号一致或者输出了调整结束通知以后，传播时刻的调整便结束。在本专利技术的半导体器件中包括比较控制电路的情况下，最好是，该比较控制电路，拥有当输入信号和输出信号的比较结果不一致时，将时刻调整控制信号输出给时刻调整电路的控制电路。时刻调整电路块，由接收时刻调整控制信号，计数已接收的时刻调整控制信号的信号数，并电气地保持该信号数的计数电路；拥有至少一个延迟元件，将对应于时刻调整控制信号的信号数的延迟量施加给传达信号的延迟元件块；以及至少拥有一个保险元件，且让时刻调整控制信号的信号数与保险元件的熔断数相对应并对其加以保持，而能保持和计数电路相等的信息的保险电路构成。选择来自计数电路和保险电路的输出信号中之一，并将它输入给延迟元件块；保险元件基于来自计数电路的输出信号而熔断。在这种情况下，本专利技术的半导体器件，进一步包括产生并输出选择来自计数电路及保险电路的输出信号中之一的开关控制信号，且拥有保险元件的切换电路。而且，在这种情况下，当对传达信号的传播时刻的检查结果为良时，便从由计数电路输出的输出信号切换到由保险电路输出的输出信号。而且，在这一情况下，最好是，一般工作时，计数电路的输出状态为高阻抗；进行检查时，保险电路的输出状态为高阻抗。而且，在这一情况下，最好是，布线是多条并列布置着，计数电路及保险电路，共同拥有在多条布线中流通的传达信号的每一个时刻调整控制信号。因为这样一来，只要流过电路块间的并行传达信号中之一在时刻调整上失败了，就能对所有的传达信号统一调整，所以和要分别对每一条信号线进行调整的结构相比，可使电路结构简单化，因此也就可缩小芯片面积。而且，在这一情况下，最好是，时刻调整电路块也能对决定传达信号的传播时刻的时钟信号的传播时刻进行调整。在这一情况下，最好是，对时钟信号的传播时刻的调整，是在对传达信号的传播时刻的调整没成功的情况下进行的。因为这样做以后，就可在固定着成为每一个传达信号的传播时刻的基准的时钟信号的信号周期的情况下，调整传达信号的传播时刻，若即使这样时刻调整也失败的话，再调整时钟信号的时刻，而可进行高精度的时刻调整，所以改善工作不良的可能性便增大。在这一情况下，最好是，每当调整时钟信号的传播时刻时，计数电路都成为初始状态。而且，在这一情况下，最好是，时刻调整电路块，拥有接收来自计数电路的输出信号，判断传达信号的传播时刻的调整是否成功，当判断为成功时，就输出让时刻检查结束的结束信号的判断电路。在这一情况下，最好是，当判断电路中输入了超过规定值的信号数时，便输出结束信号。在本专利技术的半导体器件中，最好是，时刻调整电路块，由基于决定传达信号的传播时刻的时钟信号产生并输出用以判断传达信号的传播时刻的脉冲信号的脉冲信号产生电路、拥有至少一个延迟元件且将延迟施加给传达信号的延迟元件块、以及拥有至少一个保险元件且该多个保险元件根据脉冲信号和通过延迟元件块的传达信号熔断的保险电路构成。这样一来，通过测量成为决定传达信号的传播时刻的基准的时钟信号和其它信号之间的时刻错开的时间，再根据所测得的结果让对应于时刻调整的保险元件熔断，便可缩小时刻调本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于：包括：形成在一个半导体芯片上、分别具有功能元件的第一电路块和第二电路块；及对流过将所述第一电路块和所述第二电路块连接起来的布线的传达信号的传播时刻进行调整的时刻调整电路块。

【技术特征摘要】
JP 2003-2-18 2003-0391881.一种半导体器件，其特征在于包括形成在一个半导体芯片上、分别具有功能元件的第一电路块和第二电路块；及对流过将所述第一电路块和所述第二电路块连接起来的布线的传达信号的传播时刻进行调整的时刻调整电路块。2.根据权利要求1所述的半导体器件，其特征在于进一步包括接收输入到所述第一电路块的输入信号和来自输入了所述传达信号的所述第二电路块的输出信号，对所述输入信号和输出信号加以比较，并控制所述时刻调整电路块的比较控制电路。3.根据权利要求1或者2所述的半导体器件，其特征在于所述布线是多条并列布置着的；所述第一电路块和所述第二电路块拥有分别和所述多条布线连接的移位寄存器。4.根据权利要求2所述的半导体器件，其特征在于所述比较控制电路，拥有比较对所述输入信号和所述输出信号进行逻辑运算后而得到的逻辑值，并输出比较结果的比较电路。5.根据权利要求1或者2所述的半导体器件，其特征在于还包括产生并输出所述输入信号给所述第一电路块的输入信号列产生电路。6.根据权利要求1或者2所述的半导体器件，其特征在于所述时刻调整电路块，拥有保持将所述传达信号的传播时刻更新后得到的更新信息的第一保持电路。7.根据权利要求6所述的半导体器件，其特征在于所述第一保持电路至少由一个保险元件构成。8.根据权利要求6所述的半导体器件，其特征在于所述时刻调整电路块，拥有保持将所述传达信号的传播时刻更新后而得到的更新信息的第二保持电路；所述第二保持电路，对所述更新信息进行并行/串行变换并将它输出。9.根据权利要求3所述的半导体器件，其特征在于直到所述输入信号和所述输出信号一致为止，所述时刻调整电路块重复进行对所述传达信号的传播时刻的调整。10.根据权利要求9所述的半导体器件，其特征在于所述时刻调整电路块，拥有输出通知对流过所述布线的所有传达信号的传播时刻的调整已结束这一情况的调整结束通知信号的电路；所述输入信号和所述输出信号一致或者输出了调整结束通知以后，传播时刻的调整便结束。11.根据权利要求2所述的半导体器件，其特征在于所述比较控制电路，拥有当所述输入信号和所述输出信号的比较结果不一致时，将时刻调整控制信号输出给所述时刻调整电路的控制电路；所述时刻调整电路块，由接收所述时刻调整控制信号，计数已接收的时刻调整控制信号的信号数，并电气地保持该信号数的计数电路，拥有至少一个延迟元件，将对应于所述时刻调整控制信号的信号数的延迟量施加给所述传达信号的延迟元件块，以及至少拥有一个保险元件，且让所述时刻调整控制信号的信号数与保险元件的熔断数相对应并对其加以保持，而能保持和所述计数电路相等的信息的保险电路构成；选择来自所述计数电路和保险电路的输出信号中之一，并将它输入给所述延迟元件块；所述保险元件基于来自所述计数电路的输出信号而熔断。12.根据权利要求11所述的半导体器件，其特征在于进一步包括产生并输出选择来自所述计数电路及保险电路的输出信号中之一的开关控制信号，且拥有保险元件的切换电路。13.根据权利要求11所述的半导体器件，其特征在于当对所述传达信号的传播时刻的检查结果为良时，便从由所述计数电路输出的输出信号切换到由所述保险电路输出的输出信号。14.根据权利要求11所述的半导体器件，其特征在于一般工作时，所述计数电路的输出状态为高阻抗；进行检查时，所述保险电路的输出状态为高阻抗。15.根据权利要求11所述的半导体器件，其特征在于所述布线有多条并列布置着，所述计数电路及保险电路，共同拥有在所述多条布线中流通的传达信号的每一个时刻调整控制信号。16.根据权利要求11所述的半导体器件，其特征在于所述时刻调整电路块，也能对决定所述传达信号的传播时刻的时钟信号的传播时刻进行调整。17.根据权利要求16所述的半导体器件，其特征在于对所述时钟信号的传播时刻的调整，是在对所述传达信号的传播时刻的调整没成功的情况下进行的。18.根据权利要求16或者17所述的半导体器件，其特征在于每当调整所述时钟信号的传播...

【专利技术属性】
技术研发人员：黑田直喜，白滨政则，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]