半导体装置制造方法及图纸

本发明专利技术可获得能避免栅极电极所连接的接触插塞和源极.漏极区短路的半导体装置。用光刻胶８覆盖而未刻蚀的部分的多晶硅膜７，形成平板型的多晶硅膜１０。多晶硅膜１０在元件分离绝缘膜２的第１部分上形成。另外，多晶硅膜１０与多晶硅膜９连接。接触插塞２４在多晶硅膜１０上形成。结果，可避免接触插塞２４和漏极区５及源极区６短路。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置，具体地说，涉及具有侧壁型的栅极电极的纵型晶体管的结构及采用纵型晶体管的DRAM电容的结构。
技术介绍
传统的纵型晶体管包括半导体基板；在元件形成区域内的半导体基板的顶面内部分形成的凹部；在凹部的底面内形成的第1源极·漏极区；在未形成凹部的部分的半导体基板的顶面内形成的第2源极·漏极区；其中夹着栅极绝缘膜、在凹部的侧面形成的侧壁型的栅极电极(例如，参照专利文献特开平10-65160号公报)。但是，传统的纵型晶体管中，由于与栅极电极连接的接触插塞(contact plug)在元件形成区域内形成，因而有接触插塞和第1或第2源极·漏极区有可能短路的问题。考虑到纵型晶体管及采用纵型晶体管的DRAM电容，本专利技术鉴于解决上述问题，其目的在于提供可避免与栅极电极连接的接触插塞和源极·漏极区短路的半导体装置。
技术实现思路
根据本专利技术的半导体装置，包括半导体基板；部分形成于半导体基板的主面内、规定元件形成区域的元件分离绝缘膜；通过对元件形成区域内的半导体基板的主面的一部分和与该部分连接的元件分离绝缘膜的主面的一部分下挖而形成的凹部；在半导体基板的第1区域内形成的第1晶本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体基板；规定元件形成区域的元件分离绝缘膜，它部分形成于上述半导体基板的主面内；通过对上述元件形成区域内的上述半导体基板的上述主面的一部分和与该部分连接的上述元件分离绝缘膜的主面的一部分进行下 挖而形成的凹部；在上述半导体基板的第１区域内形成的第１晶体管，它具有栅极结构、第１源极.漏极区及第２源极.漏极区，上述元件形成区域内的上述半导体基板具有形成了上述凹部的第１部分和未形成上述凹部的第２部分，上述元件分离 绝缘膜具有形成了上述凹部的第１部分和未形成上述凹部的第２部分，在上述半导...

【技术特征摘要】
JP 2003-2-17 38056/031.一种半导体装置，包括半导体基板；规定元件形成区域的元件分离绝缘膜，它部分形成于上述半导体基板的主面内；通过对上述元件形成区域内的上述半导体基板的上述主面的一部分和与该部分连接的上述元件分离绝缘膜的主面的一部分进行下挖而形成的凹部；在上述半导体基板的第1区域内形成的第1晶体管，它具有栅极结构、第1源极·漏极区及第2源极·漏极区，上述元件形成区域内的上述半导体基板具有形成了上述凹部的第1部分和未形成上述凹部的第2部分，上述元件分离绝缘膜具有形成了上述凹部的第1部分和未形成上述凹部的第2部分，在上述半导体基板的上述第2部分的侧面内，规定沟道形成区域，上述第1源极·漏极区及上述第2源极·漏极区相对设置，将上述沟道区域夹在中间，上述栅极结构与上述半导体基板的上述第2部分的上述侧面及上述元件分离绝缘膜的上述第2部分的侧面连接，在上述半导体基板的上述第1部分上及上述元件分离绝缘膜的上述第1部分上延伸形成。2.权利要求1所述的半导体装置，其特征在于还包括在上述元件分离绝缘膜的上述第1部分上形成的部分的上述栅极结构上形成的第1接触插塞。3.权利要求1所述的半导体装置，其特征在于还包括部分形成于上述元件分离绝缘膜的上述第1部分上，与上述栅极结构连接的平板型的导电膜。4.权利要求3所述的半导体装置，其特征在于还包括在上述平板型的导电膜上形成的第1接触插塞。5.权利要求3所述的半导体装置，其特征...

【专利技术属性】
技术研发人员：堀田胜之，黑井隆，北泽雅志，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]