半导体器件制造技术

本发明专利技术公开了一种半导体器件及其构建方法。在具有位于将要连接至再布线层布线的凸点下方的最上层布线的半导体器件中，形成最上层布线，使得覆盖最上层布线的保护膜的表面在凸点下方没有凹凸。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法，更为具体地涉及一种具有元件布线层布线(element wiring layer wiring)的半导体器件，该元件布线层布线在连接于再布线层布线(rewiring layer wiring)的凸点(bump)之下。
技术介绍
凸点下方的传统结构具有面积大于其与凸点的键合面积的金属膜(例如，参见日本专利公开No.Hei-1-120040)。现在参考图5，将给出传统半导体器件的位于连接于再布线层布线的凸点之下的最上层元件布线结构的说明。图5是一个在与再布线层布线连接的凸点之下的最上层元件布线结构例子的主体放大图。具有所需元件区的半导体衬底101之上的最上层布线(也称之为元件布线)102由保护膜103覆盖。在保护膜103上形成绝缘膜104。选择性除去凸点105下方的绝缘膜104。在绝缘膜104上，布线再布线层106。金属膜107形成于凸点105下方，该金属膜107连接再布线层106和凸点105。在许多情况中，最上层布线102的宽度窄于凸点105与再布线层106之间的连接区。这样，由于元件布线102窄于凸点105与再布线层106之间的连接区，会在本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　　　　最上层布线，形成在半导体衬底上；　　　　再布线层，其形成来通过一保护膜与所述最上层布线连接；以及　　　　连接至所述再布线层的凸点，　　　　其中所述半导体器件具有至少一个最上层元件布线结构，其位于所述凸点下面，并具有其面积大于所述凸点与所述再布线层之间的连接面积的该最上层布线。

【技术特征摘要】
JP 2003-1-22 013923/031.一种半导体器件，包括最上层布线，形成在半导体衬底上；再布线层，其形成来通过一保护膜与所述最上层布线连接；以及连接至所述再布线层的凸点，其中所述半导体器件具有至少一个最上层元件布线结构，其位于所述凸点下面，并具有其面积大于所述凸点与所述再布线层之间的连接面积的该最上层布线。2.根据权利要求1的半导体器件，其中所述凸点形成在所述最上层布线的布线宽度区域内。3.一种半导体器件，包括最上层布线，形成在半导体衬底上；再布线层，其形成来通过一保护膜连接所述最上层布线；以及连接所述再布线层的凸点，其中所述凸点避开连接与连接所述凸点的该再布线层的节点不同的节点的最上层布线的边缘上方形成。4.根据权利要求3的半导体器件，其中所述凸点避开连接与连接所述凸点的再布线层的节点相同的节点的所述最上层布线的边缘上方形成。5.根据权利要求3的半导体器件，其中所述凸点形成在所述最上层布线的布线宽度区域内。6.一种构建半导体器件的方法，该半导体器件包括形成在半导体衬底上连接元件区的最上层布线、形成为通过一保护膜连接所述最上层布线的再布线层、以及连接所述再布线层的凸点，其中布置所述凸点的工艺包括步骤探测所述最上层布线的边缘是否存在于将要布置所述凸点的区域内；以及布置所述凸点，使得其避开所述最上层布线的边缘上方而定位。7.根据权利要求6的构建半导体器件的方法，其中在所述探测步骤中，如果确定所述最上层布线的边缘存在于将要布置所述凸点的区域内，则通过调节所述凸点的尺寸，形成所述凸点以使其避开所述最上层布线的边缘上方而定...

【专利技术属性】
技术研发人员：伊势田泰永，金泽秀树，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]