半导体封装件制造技术

一种半导体封装件，其特征在于，该封装件包括：　　　　两个基板，每一基板都包括一个芯片安置区及多个设置在该基板上的电性连接垫；　　　　至少两个半导体芯片，分别安置在该两个基板的芯片安置区上，且与其电性连接垫电性连接；　　　　两个封装胶体，分别形成于该两个基板上，且包覆该半导体芯片，以分别形成两个封装单元；以及　　　　外壳体，将该两个封装单元收容于其内；　　　　　其中，该两个基板的长边都与该外壳体的长边垂直，且该两个基板的电性连接垫分别外露出该外壳体的同一外表面并呈对角设置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体封装件，特别是关于一种用于封装存储芯片的卡式电路模块，例如多媒体卡(Multi-Media Card，MMC)。
技术介绍
多媒体卡(Multi-Media Card，MMC)是指一种高容量的闪存电路模块，该电路模块可耦接至电子信息平台，例如个人电脑、个人数字助理(Personal Digital Assistant，PDA)、数字照相机、多媒体浏览器，可储存各种数字多媒体数据，例如数字相片数据、视频信号数据或音频数据。目前，多媒体卡的规格基本上符合多媒体卡同盟(Multimediacard Association，MMCA)所制定的标准。多媒体卡(Multi-Media Card，MMC)封装件是一种小型集成电路(Integrated Circuit)，具有存储芯片(Memory Chip)及/或控制芯片(Controller Chip)，以储存及处理有关数字图片及影像等多媒体信息。其中，该存储芯片及/或控制芯片载接至芯片载体(Chip Carrier)，如基板(Substrate)或导线架(Lead frame)上，使芯片电性连接至外界装置以便运行并发挥芯片功能。现有结构可参见美国专利第5,677,524号″CHIPCARD AND A METHOD FOR PRODUCING IT″，美国专利第6,040,622号″SEMICONDUCTOR PACKAGE USING TERMINALS FORMEDON A CONDUCTIVE LAYER OF A CIRCUIT BOARD″，及日本专利第62-239554号″IC CARD TYPEEP-ROM STRUTURE″。图1A至图1C是一种现有的多媒体卡的制作过程。该制程是用来制作长、宽、高尺寸为标准的32×24×1.4mm的多媒体卡。首先请参阅图1A，该现有制程的初始步骤为，预制一系列基板10，在每一基板10上预先划分出至少一个芯片安置区11和多个被动组件安置区12，并设置多个电性连接垫13；这些电性连接垫13从基板10的正面直通背面，作为最后完成的多媒体卡的外接电性连接点。由于该制程是用来制造长、宽、高尺寸为标准的32×24×1.4mm的多媒体卡，因此上述基板10的长、宽尺寸是配合该标准尺寸设计成30.25×21.25mm。如图1B，在该被动组件安置区12上粘接电阻器、电容器或电感器30，接着，进行安置芯片程序，在基板10上的芯片安置区11上安置至少一个半导体芯片20；再采用例如焊线(Wire Bond)技术，施加一组例如金线的焊线40，将芯片20电性耦接至基板10上的电性连接垫13；接着进行封装胶体制程，在基板10上形成一个封装胶体50，包覆基板10上所安置的芯片20及焊线40。再如图1C所示，在基板10上覆盖一个披覆有粘胶层51的外壳体60，将整个基板10及其上的封装胶体50嵌入并粘附至该外壳体60所形成的容纳空间61中，即完成多媒体卡的制程。图1D即显示基板10嵌入至外壳体60后的仰视结构图。由于上述制程是用于制造长、宽尺寸为32×24mm的多媒体卡，因此上述外壳体60的长宽尺寸是32×24mm，其中的容纳空间61的长、宽尺寸配合基板10的长、宽尺寸为30.25×21.25mm。上述制程的缺点在于，所采用的基板10长宽尺寸过大，远超过芯片20的长宽尺寸，因此制作成本很高，单片成本高达NT$20.0，不符合成本经济效益，也限制了其商业化；此外，现有规格的外壳体60，例如图1C所示的收纳空间61，也形成芯片配置空间上的浪费，不符合当前集成化(Integration)的半导体发展趋势，大幅降低了多媒体卡的运行效能，有待改进。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种例如多媒体卡的半导体封装件，通过改变基板的长宽尺寸及其在外壳体内的位置定位，增加该多媒体卡的存储容量与运行功能。本专利技术的又一目的即在提供一种例如多媒体卡的半导体封装件，以增加该多媒体卡的内置芯片的数量。本专利技术的再一目的即在提供一种例如多媒体卡的半导体封装件，以降低基板的生产成本。本专利技术的半导体封装件包括两个基板，且每一基板包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，该半导体芯片分别安置在该基板的芯片安置区上，且与该基板的电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且分别包覆该半导体芯片，以形成两个封装单元；以及一外壳体，该外壳体将该两个封装单元收容于其内；其中，该两个基板的长边都垂直于该外壳体的长边，且该两个基板的电性连接垫分别外露出该外壳体的同一外表面并呈对角设置。本专利技术的半导体封装件还可包括两个基板，且每一基板包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，该半导体芯片分别安置在该基板的芯片安置区上，且与该基板的电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且分别包覆该半导体芯片，以形成两个封装单元；以及一外壳体，该外壳体将该两个封装单元收容于其内；其中，该两个基板的长边都垂直于该外壳体的长边，且该两个基板的电性连接垫分别外露出该外壳体的上下两个相对外表面并呈对称设置。本专利技术的半导体封装件的特点是，采用阵列式基板模片，以成批制作多个封装件，再按照外壳体的规格将最多数量的封装单元嵌入外壳体中。与现有技术相比，由于本专利技术的卡式电路模块可采用长宽尺寸更小的基板，例如10×18mm的基板，作为芯片载体，而不是现有技术的21.25×30.25mm的基板；且该小型化的基板可采用数组方式成批制作，这样可显著降低生产成本，且具体实施时，上述10×18mm的基板的单片成本仅约为NT$4.0，而现有技术所采用的21.25×30.25mm的基板的单片成本则约为NT$20.0。另外，通过改变基板的长宽尺寸及其在外壳体内的定位与内置半导体芯片的堆栈设置，也使每一多媒体卡可容置的存储芯片数量达到现有的多媒体卡的两倍至四倍，充分解决了现有技术的问题。附图说明图1A至图1C是用现有技术生产多媒体卡的制程示意图；图1D是该现有多媒体卡的仰视图；图2A至图2D是本专利技术的多媒体卡的实施例1的制程示意图；图2E是该多媒体卡的实施例1的仰视图；图3A是本专利技术实施例2的多媒体卡的剖视图；以及图3B是本专利技术实施例2的多媒体卡的仰视图。具体实施例方式实施例1以下即配合图2A至图2E，详细说明本专利技术的卡式电路模块的实施例1。在本实施例中，本专利技术的卡式电路模块是用来制作平面尺寸为32×24mm的多媒体卡(Multi-Media Card，MMC)；但是，本专利技术的基本构想也可用来制做具有其它功能或其它尺寸的电路卡。此外，图2A至图2E都是简化的示意图，仅是以示意方式说明本专利技术的基本构想；因此其仅显示与本专利技术有关的组件，且所显示的组件并非按照实际实施时的数目、形状及尺寸比例绘制，实际实施时的数目、形状及尺寸比例可以是其他的设计，且其组件布局形态也可能更加复杂。首先参阅图2A，首先预制一阵列式基板模片100，在该阵列式基板模片100上预先划分出多个基板单元110。在每一个基板单元110上预先划分出至少一个芯片安置区111和多个被动组件安置区112(该被动组件安置区112可具有选择性)，且设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，其特征在于，该封装件包括两个基板，每一基板都包括一个芯片安置区及多个设置在该基板上的电性连接垫；至少两个半导体芯片，分别安置在该两个基板的芯片安置区上，且与其电性连接垫电性连接；两个封装胶体，分别形成于该两个基板上，且包覆该半导体芯片，以分别形成两个封装单元；以及外壳体，将该两个封装单元收容于其内；其中，该两个基板的长边都与该外壳体的长边垂直，且该两个基板的电性连接垫分别外露出该外壳体的同一外表面并呈对角设置。2.如权利要求1所述的半导体封装件，其特征在于，该外壳体的长宽尺寸为32×24mm。3.如权利要求1所述的半导体封装件，其特征在于，该基板的长宽尺寸为10×18mm。4.如权利要求1所述的半导体封装件，其特征在于，该基板的芯片安置区外还形成有多个被动组件安置区。5.如权利要求1所述的半导体封装件，其特征在于，每一基板的芯片安置区上分别堆栈设置有两个半导体芯片，且该两个半导体芯片分别与该电性连接垫电性连接。6...

【专利技术属性】
技术研发人员：江政嘉，黄致明，张锦煌，萧承旭，蔡敏南，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：