埋入式垂直动态随机存储器单元及双工作功能逻辑门制造技术

本发明专利技术涉及埋入式垂直动态随机存储器单元及双工作功能逻辑门。一种产生极高密度埋入式ＤＲＡＭ／极高性能逻辑结构的工艺，包括制造具有自我对准硅化的源极／漏极的垂直ＭＯＳＦＥＴ　　ＤＲＡＭ单元以及支撑中的栅极导体双工作功能ＭＯＳＦＥＴｓ。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造埋入式垂直动态随机存储器(DRAM)单元(cell)及双工作功能逻辑门的工艺，尤其是关于极高密度埋入式DRAM和极高性能支撑的MOSFETs的新颖制造流程。
技术介绍
MOSFET在形成动态随机存取存储器(DRAM)中被使用。DRAM电路通常包括由列及行连接在一起的单元阵列，该等行列已知分别为字线(wordlines)及位线(bitlines)。从记忆单元读出数据或写入数据至记忆单元是采用驱动被选择的字线及位线而达成的。通常，一个DRAM记忆单元包括连接至一个电容的一个MOSFET。此电容包括被称为漏极或源极区域的栅极扩散区域，依晶体管的运作而定。有许多不同型态的MOSFETs。平面(planar)MOSFET是一种晶体管沟道区域的表面与基板的主要表面大致平行的晶体管。垂直(vertical)MOSFET是一种晶体管沟道区域的表面与基板的主要表面大致垂直的晶体管。沟槽(trench)MOSFET是一种晶体管沟道区域的表面不与基板的主要表面平行、且沟道区域位于基板内的晶体管。对沟槽MOSFET而言，沟道区域的表面通常与主要表面垂直，虽然这并非需要。尤其是，沟槽电容本文档来自技高网...

【技术保护点】
一种形成一个记忆阵列及支撑晶体管的方法，包括：在具有一个栅极氧化物层、一个多晶硅层、以及沉积于其上的一个上部介电氮化物层的一个硅基底内形成一个沟槽电容；施加一个具有图案的罩幕于该阵列及支撑区域上，并于该氮化物层、该多晶硅层、 以及浅沟槽隔离区域中形成凹陷；在该氮化物层、该多晶硅层、以及浅沟槽隔离区域中的所述凹陷中形成一个硅化物和一个氧化物帽；施加一个区块罩幕以保护该支撑，而将该氮化物层自该阵列移除并蚀刻该暴露的多晶硅层至该栅极氧化物层的顶部； 从该支撑区域移除该氮化物层并沉积一个多晶硅层于该阵列及支撑区域之上；施加一罩幕以形成...

【技术特征摘要】
【国外来华专利技术】US 2000-11-29 09/725,4121.一种形成一个记忆阵列及支撑晶体管的方法，包括在具有一个栅极氧化物层、一个多晶硅层、以及沉积于其上的一个上部介电氮化物层的一个硅基底内形成一个沟槽电容；施加一个具有图案的罩幕于该阵列及支撑区域上，并于该氮化物层、该多晶硅层、以及浅沟槽隔离区域中形成凹陷；在该氮化物层、该多晶硅层、以及浅沟槽隔离区域中的所述凹陷中形成一个硅化物和一个氧化物帽；施加一个区块罩幕以保护该支撑，而将该氮化物层自该阵列移除并蚀刻该暴露的多晶硅层至该栅极氧化物层的顶部；从该支撑区域移除该氮化物层并沉积一个多晶硅层于该阵列及支撑区域之上；施加一罩幕以形成图案并形成该阵列中的一个位线扩散栓登陆焊点以及该支撑晶体管用的栅极导体；自我对准硅化该登陆焊点及该栅极导体的上部；施加一个中间层氧化物且随后打开建立导电联机信道用的该中间层氧化物中的穿孔。2.按照权利要求1所述的方法，其特征在于，一个单一光阻罩幕被施加至该阵列的一个位线扩散栓登陆焊点以及支撑MOSFET的栅极导体。3.按照权利要求1所述的方法，其特征在于，字线导体的形成是通过由于部份蚀刻该多晶硅层时施加一个中...

【专利技术属性】
技术研发人员：U格伦林，R迪瓦卡鲁尼，J曼德曼，T鲁普，
申请(专利权)人：因芬尼昂技术北美公司，国际商业机器公司，
类型：发明
国别省市：US[美国]