动态随机存储器及其制作方法技术

本发明专利技术揭示了一种动态随机存储器及其制作方法，该动态随机存储器包括：位于半导体衬底内的沟槽；晶体管，设置在第一介质层中，其包括位于半导体衬底上的栅极以及位于栅极两侧的半导体衬底中的源极和漏极；沟槽式电容，其包括位于沟槽底部的半导体衬底中的第一极板、位于沟槽内壁的沟槽式电容介电层以及填充沟槽的第二极板；堆叠式电容，设置在第二介质层中，其包括嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介电层的第四极板；其中，沟槽式电容和堆叠式电容与漏极电连接，第一极板与第四极板电连接，第二极板与第三极板电连接。本发明专利技术可提高动态随机存储器的电容量，且不会增加芯片的使用面积。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别是涉及一种。
技术介绍
动态随机存储器(Dynamic Random Access Memory, DRAM)是现在最重要的记忆 存储元件之一，由于其功能高却制造成本低廉，被广泛应用于电脑、通讯等领域。所述动态 随机存储器的存储单元(memory cell)主要是由一个存储电容串联一个金属氧化物半导体 晶体管构成。其中，存储电容是作为存储数据的存储源，晶体管是用来控制对所述存储电容 中数据的存取。具体的说，动态随机存储器的字线(word line)电连接至晶体管的栅极，所 述动态随机存储器是由所述字线控制所述晶体管的开关，并利用晶体管的源极电连接至位 线(bitline)，以形成电流传输通路，然后，再经由晶体管的漏极电连接至所述存储电容的 存储极板(storage node)，以达到数据存储或输出的目的。在目前常用的动态随机存储器制造工艺中，存储电容通常被设计成沟槽式电容 (trench capacitor)或堆叠式电容(stacked capacitor)。其中，堆叠式电容是堆叠于半 导体衬底表面上，沟槽式电容是深埋入半导体衬底中。具体请参考图1，其为现有的具有堆叠式电容的动态随机存储器的示意图，具有堆 叠式电容的动态随机存储器100包括半导体衬底110、晶体管120、堆叠式电容130、第一介 质层140、第二介质层150、电容插塞160以及位线插塞170，其中，晶体管120包括位于半 导体衬底110上的栅极121以及位于栅极121两侧的半导体衬底110中的源极122和漏极 123，第一介质层140位于半导体衬底110上且覆盖栅极121，第二介质层150位于第一介质 层140上且位于堆叠式电容130的两侧，所述堆叠式电容130包括上极板131、下极板132 以及位于上极板131和下极板132之间的堆叠式电容介电层133，所述电容插塞160位于 第一介质层140中且与下极板132以及漏极123电连接，所述位线插塞170贯穿第一介质 层140和第二介质层150且与源极122电连接，位线插塞170与位线电连接。关于具有堆 叠式电容的动态随机存储器更多的信息，还可参见申请号为2006101382M. 4的中国专利。请继续参考图2，其为现有的具有沟槽式电容的动态随机存储器的示意图，动态随 机存储器200包括半导体衬底210、晶体管220、沟槽式电容230、介质层MO以及插塞250， 其中，晶体管220包括栅极221、源极222和漏极223，介质层240位于半导体衬底210上且 覆盖栅极221，半导体衬底210中形成有沟槽211，沟槽式电容230包括第一极板231、第二 极板232以及沟槽式电容介电层233，第一极板231位于沟槽211底部的半导体衬底210 中，第二极板232填充在沟槽211内部，沟槽式电容介电层233位于第一极板231与第二极 板232之间，插塞250位于介质层MO中且与源极222电连接。关于具有沟槽式电容的动 态随机存储器的更多信息，还可参见申请号为200610077721. 8的中国专利。对于具有堆叠式电容的动态随机存储器而言，为了增大存储电容的电容量，需要 占用芯片表面的面积，这将严重妨碍集成度的提高，而导致生产的经济效益下降。因此，业 界发展出具有沟槽式电容的动态随机存储器，然而，这需要沟槽的宽度很窄且深度要尽可能的深，以节省芯片的表面积，从而使其填充后可以提供足够大的存储电容，但是受光刻和 刻蚀工艺的限制，具有沟槽式电容的动态随机存储器仍无法满足越来越高的电容量需求。
技术实现思路
本专利技术的目的在于提供一种，以有效提高存储单元 的电容量，且不会增加芯片的使用面积。为解决上述技术问题，本专利技术提供一种动态随机存储器，所述动态随机存储器包 括位于半导体衬底内的沟槽；依次位于所述半导体衬底上的第一介质层和第二介质层； 晶体管，设置在第一介质层中，其包括位于所述半导体衬底上的栅极以及位于所述栅极两 侧的半导体衬底中的源极和漏极；沟槽式电容，其包括位于所述沟槽底部的半导体衬底中 的第一极板、位于所述沟槽内壁的沟槽式电容介电层以及填充所述沟槽的第二极板，所述 第一极板包围所述沟槽的底部以及部分外侧壁；堆叠式电容，设置在第二介质层中，其包括 嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介 电层的第四极板；其中，所述沟槽式电容和所述堆叠式电容与所述漏极电连接，所述第一极 板与所述第四极板电连接，所述第二极板与所述第三极板电连接。可选的，所述动态随机存储器还包括贯穿所述第一介质层并与第二极板、第三极 板以及漏极电连接的电容插塞；贯穿所述第一介质层并与所述源极电连接的第一位线插 塞；以及贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。可选的，所述电容插塞的材质为金属或掺杂的多晶硅，所述第一位线插塞和所述 第二位线插塞的材质为金属或掺杂的多晶硅。可选的，所述第一介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一 种或其组合，所述第二介质层的材质为氮化硅、氧化硅、硼磷硅玻璃或磷硅玻璃中的一种或 其组合。可选的，所述第一极板为N型掺杂区，所述第二极板的材质为金属或掺杂的多晶 硅，所述沟槽式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种或其组合。可选的，所述第三极板的材质为金属或掺杂的多晶硅，所述第四极板的材质为金 属或掺杂的多晶硅，所述堆叠式电容介电层的材质是氮化硅、氧化硅或氮氧化硅中的一种 或其组合。相应的，本专利技术还提供一种动态随机存储器制作方法，包括提供形成有沟槽的半 导体衬底；在所述沟槽底部的半导体衬底中形成第一极板，并在所述沟槽内部形成第二极 板，以形成沟槽式电容；在所述半导体衬底上形成栅极，并在所述栅极两侧的半导体衬底中 形成源极和漏极，以形成晶体管；在所述栅极一侧的半导体衬底上形成第三极板，并在所述 第三极板上形成第四极板，以形成堆叠式电容，其中，所述沟槽式电容和堆叠式电容与所述 漏极电连接，所述第一极板与第四极板电连接，所述第二极板与第三极板电连接。可选的，在所述栅极一侧的半导体衬底上形成第三极板之前，所述动态随机存储 器制作方法还包括在所述半导体衬底上形成覆盖所述栅极的第一介质层；形成贯穿所述 第一介质层并与所述第二极板、所述第三极板以及所述漏极电连接的电容插塞；形成贯穿 所述第一介质层并与所述源极电连接的第一位线插塞；在所述第一介质层上形成第二介质 层；形成贯穿所述第二介质层并与所述第一位线插塞电连接的第二位线插塞。可选的，在所述沟槽内部形成第二极板之前，所述动态随机存储器制作方法还包 括在所述沟槽内部形成沟槽式电容介电层。可选的，在所述第三极板上形成第四极板之前，所述动态随机存储器制作方法还 包括在所述第三极板上形成堆叠式电容介电层。与现有技术相比，本专利技术提供的动态随机存储器具有以下优点本专利技术的动态随机存储器包括沟槽式电容以及堆叠式电容，所述沟槽式电容和所 述堆叠式电容均与晶体管的漏极电连接，所述沟槽式电容的第一极板与所述堆叠式电容的 第四极板电连接，所述沟槽式电容的第二极板与所述堆叠式电容的第三极板电连接，也就 是说，所述沟槽式电容和堆叠式电容呈并联连接，本专利技术可有效提高动态随机存储器的电本文档来自技高网...

【技术保护点】
１．一种动态随机存储器，包括：位于半导体衬底内的沟槽；依次位于所述半导体衬底上的第一介质层和第二介质层；晶体管，设置在第一介质层中，其包括位于所述半导体衬底上的栅极以及位于所述栅极两侧的半导体衬底中的源极和漏极；沟槽式电容，其包括位于所述沟槽底部的半导体衬底中的第一极板、位于所述沟槽内壁的沟槽式电容介电层以及填充所述沟槽的第二极板，所述第一极板包围所述沟槽的底部以及部分外侧壁；堆叠式电容，设置在第二介质层中，其包括嵌于第二介质层内的第三极板、包围第三极板的堆叠式电容介电层以及包围堆叠式电容介电层的第四极板；其中，所述沟槽式电容和所述堆叠式电容与所述漏极电连接，所述第一极板与所述第四极板电连接，所述第二极板与所述第三极板电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐伟中，常建光，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31