【技术实现步骤摘要】
本专利技术涉及半导体器件，特别是涉及适合于叠层安装多个半导体元件的半导体器件。
技术介绍
半导体器件，特别是半导体存储器，已在大型计算机、个人计算机、便携设备等各种各样的信息设备中使用，被认为必要的容量逐年不断增加。另一方面，半导体存储器的安装面积也随着大容量化而增大，成为妨碍设备小型化的主要因素。于是，人们一直在开发高密度地安装半导体存储器的技术。作为用有限的安装面积实现大容量的存储器的技术，人们熟知例如，就如在特开平11-40745号公报、特开平8236694号公报、特开2000-286380号公报所讲述的那样，把半导体封装叠层到安装基板上面的技术，和例如美国专利第3648131号说明书、美国专利第6141245号说明书、美国专利第5229647号说明书、特开昭59-222954号公报、特开昭61-88546号公报、特开昭63-156348号公报所讲述的那样，在1个半导体封装中叠层多个半导体元件，用设置在元件上的贯通孔把所叠层的半导体元件连接起来的技术。但是，在要把多个DRAM叠层安装到1个半导体封装内的情况下，由于封装全体的发热量比装载1块DRAM的封装...
【技术保护点】
一种半导体器件，具有叠层状态的多个半导体元件，这些半导体元件中的至少一个半导体元件用贯通电极与其它半导体元件形成导通，其特征在于：上述半导体器件具备接口芯片，该接口芯片叠层于上述叠层状态的多个半导体元件的上面或下面并且成为外部与上述 半导体元件之间的接口。
【技术特征摘要】
JP 2004-3-1 2004-0556301.一种半导体器件，具有叠层状态的多个半导体元件，这些半导体元件中的至少一个半导体元件用贯通电极与其它半导体元件形成导通，其特征在于上述半导体器件具备接口芯片，该接口芯片叠层于上述叠层状态的多个半导体元件的上面或下面并且成为外部与上述半导体元件之间的接口。2.根据权利要求1所述的半导体器件，其特征在于上述接口芯片配置在上述叠层状态的多个半导体元件的最上层。3.根据权利要求2所述的半导体器件，其特征在于还具备树脂内插板；以及配置在上述树脂内插板与上述叠层状态的多个半导体元件之间的第2内插板，该第2内插板的厚度大于等于上述半导体元...
【专利技术属性】
技术研发人员：谷江尚史，久野奈柄，太田裕之，池田博明，安生一郎，片桐光昭，渡边祐二，
申请(专利权)人：株式会社日立制作所，尔必达存储器株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。