用以制造半导体装置的双镶嵌制程制造方法及图纸

本发明专利技术提供一种用以制造半导体装置的双镶嵌制程。在一基底上形成一介电层，其内具有至少一连接窗开口。在介电层中的连接窗开口上方形成一沟槽开口并通过原位蚀刻以扩大连接窗开口。本发明专利技术所述的用以制造半导体装置的双镶嵌制程，通过原位整合的双镶嵌制程可因简化制程而降低制造成本及增加产能。再者，实施连接窗开口侧向放大步骤所形成的内连线可进一步降低本身的接触电阻，而改善装置的效能。

【技术实现步骤摘要】

本专利技术是有关于一种半导体的制造技术，特别是有关于一种用以制造半导体装置的双镶嵌制程。
技术介绍
在半导体装置制造中，为了增加装置密度，其尺寸必须不断的缩小。因此，有必要通过多层叠层结构以制作所谓的多层化(multi-layered)内连线结构。而一般用以形成多层化内连线结构的制程即是双镶嵌制程。在双镶嵌制程中，连接窗(via)开口是通过现有微影及非等向性蚀刻制程而率先形成于金属层间介电(IMD)层中。接着在实施二次的微影及非等向性蚀刻，而在一或多个连接窗开口上方形成一第二非等向性蚀刻开口，即所谓的沟槽开口。这些连接窗开口及沟槽开口是共同构成一双镶嵌结构，用以在后续填入金属，例如铜金属。之后，再实施化学机械研磨(CMP)，以提供一平坦的晶圆制程表面，而可在多层化半导体装置制造中在制程表面上再形成另一上层结构。然而，在一般双镶嵌制程进行到沟槽蚀刻之后，还必须在不同的反应室或化学槽中进行一次或多次的制程步骤，例如灰化制程、湿式清洁、终止层的蚀刻等步骤。如此一来，制程周期时间(cycle time)就会增加，因而降低产能并提高制造成本。因此，有必要在半导体技术中发展出一种新的双镶嵌制程以改善上述问题，进而提高产能并降低制造成本。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种用以制造半导体装置的双镶嵌制程，其通过原位整合制程及扩大连接窗开口，以降低制造成本、增加产能、同时改善装置的效能。根据上述目的，本专利技术提供一种以制造半导体装置的双镶嵌制程。在一基底上形成一介电层，其内具有至少一连接窗开口。在介电层中的连接窗开口上方形成一沟槽开口并通过原位蚀刻以扩大连接窗开口。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括在该连接窗开口中形成一牺牲材料层。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括通过原位灰化制程去除该牺牲材料层，而所使用的一制程气体包括氧或碳。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括在该介电层与该基底之间形成一阻障层。本专利技术所述的用以制造半导体装置的双镶嵌制程，在扩大该连接窗开口之后，并无实质贯穿该阻障层。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括通过原位蚀刻来去除该连接窗开口下方的该阻障层，并使用CF4作为蚀刻气体。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括在扩大该连接窗开口之后，对该介电层实施一原位灰化制程，而所使用的一制程气体包括氧或碳。本专利技术所述的用以制造半导体装置的双镶嵌制程，该连接窗开口是扩大1％至10％的范围。又根据上述目的，本专利技术提供一种以制造半导体装置的双镶嵌制程。在一基底上形成一介电层，其内具有至少一连接窗开口。在连接窗开口中填入一牺牲材料层。在介电层中连接窗开口上方形成一沟槽开口。通过一灰化制程去除牺牲材料层，以同时扩大连接窗开口，而所使用的一制程气体包括碳及氟。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括在该介电层与该基底之间形成一阻障层。本专利技术所述的用以制造半导体装置的双镶嵌制程，在扩大该连接窗开口之后，并无实质贯穿该阻障层。本专利技术所述的用以制造半导体装置的双镶嵌制程，更包括在扩大该连接窗开口之后，通过原位蚀刻来去除该连接窗开口下方的该阻障层，并使用CF4作为蚀刻气体。本专利技术所述的用以制造半导体装置的双镶嵌制程，该连接窗开口是扩大1％至10％的范围。本专利技术所述的用以制造半导体装置的双镶嵌制程，通过原位灰化制程去除该牺牲材料层。本专利技术所述用以制造半导体装置的双镶嵌制程，通过原位整合的双镶嵌制程可因简化制程而降低制造成本及增加产能。再者，实施连接窗开口侧向放大步骤所形成的内连线可进一步降低本身的接触电阻，而改善装置的效能。附图说明图1a至图1e是绘示出根据本专利技术实施例的用以制造半导体装置的双镶嵌制程的剖面示意图；图2是绘示出不同的内连线的接触电阻(Ω/□)与累进机率(％)的关系曲线图。具体实施例方式为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下本专利技术是有关于一种改良的双镶嵌制程。以下配合图1a至图1e说明本专利技术实施例的用以制造半导体装置的双镶嵌制程的剖面示意图。需注意的是本文以下所述的“原位(in-situ)”的意思是指完成前真空制程步骤之后，在不破真空的情形之下，进行后续真空制程步骤。首先，请参照图1a，提供一基底100，例如硅基底或其他半导体基底。基底100中可包含各种不同的元件，例如晶体管、电阻、及其他常用的半导体元件。此处为了简化图式，仅以一平整基底表示之。再者，基底100亦可包含一导电区102，例如一晶体管的掺杂区或是嵌于基底的金属内连层。在本实施例中，导电区102为金属内连层，其包括铜金属材料，且通常用于半导体工业中连接基底上方或内部分离的半导体装置。接着，在基底100上方形成一介电层106，其内具有至少一连接窗开口106a位于金属内连层102上。在本实施例中，介电层106是作为一内层介电(ILD)层或一金属层间介电(IMD)层。举例而言，介电层106可为二氧化硅、磷硅玻璃(PSG)、或是碳掺杂氧化层(Carbon doped oxide)。而介电层106较佳为一低介电(low-k)材料，例如氟硅玻璃(FSG)，以提供较低的RC时间常数(电阻-电容)。再者，介电层106可通过现有沉积技术形成之，例如等离子辅助化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、常压化学气相沉积(APCVD)、高密度等离子化学气相沉积(HDPCVD)、或其他适当的化学气相沉积。另外，可在沉积介电层106之前，通过低压化学气相沉积(LPCVD)将一阻障层(或是蚀刻终止层)104沉积于基底100上，并可利用SiCl2H2及NH3作为制程混合气体。再者，可在介电层106上形成一抗反射层(ARL)108，例如SiON，其可通过CVD形成之，并利用SiH4、O2及N2作为制程气体。一牺牲材料层110，例如一底层抗反射材料(BARC)层，可完全或局部填入于连接窗开口106a。接着，在抗反射层108上涂覆一光致抗蚀剂层(未绘示)，再对其实施一微影制程，以形成一光致抗蚀剂图案层112，其具有至少一沟槽开口图案112a位于连接窗开口106a上方，以供双镶嵌结构定义之用。接下来，请参照图1b，利用光致抗蚀剂图案层112作为一蚀刻罩幕，以对抗反射层108及其下方的介电层106进行传统蚀刻制程，例如反应离子蚀刻(RIE)，而将沟槽开口112a图案转移至介电层106，并于介电层10中形成沟槽开口106b。同时，牺牲材料层110因受到蚀刻作用而在连接窗开口106a下半部留下一部分的牺牲材料层110a。在本实施例中，抗反射层108的蚀刻是利用含O2、CF4及C4F8的制程气体以及一承载气体，例如Ar，在60至150Torr的制程压力范围下进行。O2、CF4、C4F8以及Ar的流量分别在4至20sccm、10至100sccm、4至20sccm、及100至500sccm的范围。再者，沟槽蚀刻是利用含O2、CO及C F4的制程气体以及一承载气体，例如Ar，在50至200Torr的制程压力范围下进行。O2、CO、CF4以及Ar的流量分别在3至18sccm、0至500sccm、2至20sccm、及100至1000s本文档来自技高网...

【技术保护点】
一种用以制造半导体装置的双镶嵌制程，其特征在于，所述用以制造半导体装置的双镶嵌制程包括：　　　　在一基底上形成一介电层，其内具有至少一连接窗开口；以及　　　　在该介电层中该连接窗开口上方形成一沟槽开口并通过原位蚀刻以扩大该连接窗开口。

【技术特征摘要】
US 2005-6-20 11/157,0021.一种用以制造半导体装置的双镶嵌制程，其特征在于，所述用以制造半导体装置的双镶嵌制程包括在一基底上形成一介电层，其内具有至少一连接窗开口；以及在该介电层中该连接窗开口上方形成一沟槽开口并通过原位蚀刻以扩大该连接窗开口。2.根据权利要求1所述的用以制造半导体装置的双镶嵌制程，其特征在于，更包括在该连接窗开口中形成一牺牲材料层。3.根据权利要求2所述的用以制造半导体装置的双镶嵌制程，其特征在于，更包括通过原位灰化制程去除该牺牲材料层，而所使用的一制程气体包括氧或碳。4.根据权利要求1所述的用以制造半导体装置的双镶嵌制程，其特征在于，更包括在该介电层与该基底之间形成一阻障层。5.根据权利要求4所述的用以制造半导体装置的双镶嵌制程，其特征在于，在扩大该连接窗开口之后，并无实质贯穿该阻障层。6.根据权利要求4所述的用以制造半导体装置的双镶嵌制程，其特征在于，更包括通过原位蚀刻来去除该连接窗开口下方的该阻障层，并使用CF4作为蚀刻气体。7.根据权利要求1所述的用以制造半导体装置的双镶嵌制程，其特征在于，更包括在扩大该连接窗开口之后，对该介电层实施一原位灰化制程，而...

【专利技术属性】
技术研发人员：钟嘉麒，蔡信谊，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]