用于制造半导体器件的方法技术

提供一种用于制造半导体器件的方法，具体地提供一种用于制造熔丝形成在其中的区域的方法，包括：在衬底上形成第一绝缘层；在第一绝缘层上形成多个熔丝；形成第二绝缘层以覆盖熔丝；在第二绝缘层上形成蚀刻停止层；在蚀刻停止层的预定部分上形成金属层；形成第三绝缘层以覆盖金属层；对第三绝缘层执行垫／修复工艺，直到暴露金属层和蚀刻停止层；以及选择性地去除蚀刻停止层的暴露部分和第二绝缘层。

【技术实现步骤摘要】

本专利技术涉及一种，以及更具体地涉及一种用于制造熔丝形成在其中的区域的方法。
技术介绍
在制造半导体存储器件期间，如果在许多微型化的单元中发现至少一个缺陷，则由于半导体存储器件无法起到存储器的作用，将半导体存储器件视为缺陷产品。然而，虽然只在该存储器内的预定单元中发现到缺陷，但如果将整个存储器件当作缺陷产品丢弃，则对产品产量而言是非常低效的。从而，缺陷单元通过使用先前安装在存储器件内的冗余单元来取代，由此可使用整个存储器。这样有可能提高产品产量。关于使用冗余单元的修复工艺，预先对每个预定单元阵列安装备用行阵列及备用列阵列，使得产生缺陷的缺陷存储单元通过列/行单位中的备用存储单元来取代。更为具体地，如果在存储器件形成在晶片上后，通过测试来选择缺陷存储单元，则在内部电路中安装程序，该程序将对应于缺陷存储单元的地址信号改变为对应于冗余单元的地址信号。从而，当实际执行该程序时，如果输入对应于缺陷线的地址信号，则选择冗余单元而不是缺陷单元。一种广泛地用于通过冗余存储单元来取代缺陷存储单元的方法是用于通过使用激光束来烧断熔丝的方法。通过激光束的扫描来烧断的互连线被称为熔丝，而熔丝在其中烧断的区域以及包围上述区域的部分被称为熔丝盒。熔丝不是通过使用分开的互连线来形成，而是通过选择熔丝盒中应用到传统电路的互连线中的一个来形成。传统上，已经利用包括字线或位线的传导层来形成熔丝。然而，因为在字线或位线的上部分中形成了太多层，所以当半导体器件已经高度集成时，变得很难形成熔丝盒。为了解决上述限制，可使用在高于字线或位线的部分中形成的电容器的电极层。然而，在此情况中，因为在电极层的上部分中放置了许多绝缘层，所以亦很难形成熔丝。于是，将金属互连线用作熔丝。同时，在一个蚀刻工艺中执行用于形成熔丝盒的蚀刻工艺和用于形成垫以输入及输出半导体器件信号的另一蚀刻工艺。这称为修复/垫蚀刻工艺。图1是图示了用于制造半导体器件的传统方法的横截面视图。图2至图5是图示了传统方法所造成的限制的扫描电子显微镜(SEM)的显微图像。如图1中所示，包括多个绝缘层及多个传导层的结构11形成在衬底10上，并且多个熔丝12形成在结构11上。在此，熔丝12不是使用分开层形成。取而代之，熔丝12是使用了处理存储器件操作的第一金属互连线形成。接着，连续地形成第一层间绝缘层13、第二层间绝缘层14、第二金属互连线16及第三层间绝缘层15。然后，钝化层17形成在第三层间绝缘层15上。在此，第二金属互连线16包括金属图案16A及用作阻挡层的钛(Ti)/氮化钛(TiN)层16B。接着，为了在熔丝12的上部分中形成熔丝盒，也就是使绝缘层保留预定厚度，选择性地去除形成在熔丝12上的第一层间绝缘层13和第二层间绝缘层14。第一层间绝缘层13通过堆叠等离子体增强型原硅酸四乙酯(PETEOS)层和含氢硅酸盐(HSQ)层来形成。第二层间绝缘层14通过使用半凹型(semi-recessed)氧化物(SROX)层来形成。钝化层17通过使用高密度等离子体(HDP)氧化物层或等离子体增强(PE)氮化物层来形成。在用于形成熔丝盒的垫/修复工艺期间，钝化层17通过在磁增强式反应离子蚀刻(MERIE)型等离子体蚀刻设备中使用包括CHFX、CXFX、O2、CO及Ar的气体来蚀刻，它们是以约5份CHFX比约5份CXFX比约1份O2比约30份CO比约20份Ar的比率混合。这时，使用了在约10mTorr至约100mTorr范围的压力和在约1,000W至约2,000W范围的功率。接着，使用第三和第二层间绝缘层15和14(例如SROX层)对Ti/TiN层16B的蚀刻选择比为约2比约7∶约1的配方来蚀刻第三层间绝缘层15及第二层间绝缘层14以去除金属图案16A上形成的Ti/TiN层16B。由此，在第二层间绝缘层14和第三层间绝缘层15蚀刻到约1,000厚度期间，控制蚀刻工艺使得第二层间绝缘层14和第三层间绝缘层15在熔丝12上保持具有约2,000至约3,000范围的厚度，同时完全地去除在用于垫的金属图案16A上形成的Ti/TiN层16B。如果使用上述典型工艺条件来形成熔丝盒，虽然控制了蚀刻气体量、功率及压力，但是难以获得等于或小于约10比约1的比率的第二层间绝缘层14对Ti/TiN层16B的蚀刻选择性。如图2中所示，在熔丝盒内的熔丝上形成的Ti/TiN层比用于垫的金属图案形成得厚约1,000至约2,000的范围。从而，如果考虑第二层间绝缘层和Ti/TiN层分别蚀刻的高度，则可能难以完全去除Ti/TiN层和使第二层间绝缘层在熔丝的上部分上保持有预定的厚度。此外如图3所示，在垫/修复工艺期间，形成下部结构以具有如参考符号X图示的与所要蚀刻的高度成比例的轮廓。然而，可能很难形成适当的熔丝盒。在用于使绝缘层在熔丝盒内熔丝的上部分上保留有预定厚度的垫/修复工艺后，如图4所示，通常如参考符号Y所示没有打开用于垫的金属图案。再者如图5所示，如果执行垫/修复工艺以充分打开用于垫的金属图案，则可能过度蚀刻熔丝盒，由此可能毁损熔丝。参考符号Z图示毁损的熔丝。
技术实现思路
因此，本专利技术的目的是提供一种，该方法能在垫/修复工艺期间可靠地打开用于垫的金属图案并且防止毁损熔丝。根据本专利技术的一个方面，提供一种，该方法包括在衬底上形成第一绝缘层；在第一绝缘层上形成多个熔丝；形成第二绝缘层以覆盖熔丝；在第二绝缘层上形成蚀刻停止层；在蚀刻停止层的预定部分上形成金属层；形成第三绝缘层以覆盖金属层；在第三绝缘层上执行垫/修复工艺，直到暴露金属层及蚀刻停止层；以及选择性地去除蚀刻停止层和第二绝缘层的暴露部分。附图说明通过参考结合附图给出的如下优选实施例的描述，本专利技术的上述和其它目的及特征将变得更易于理解，在附图中图1是图示了用于制造半导体器件的传统方法的横截面视图；图2至图5是图示了传统半导体器件的扫描电子显微镜(SEM)的显微图像；以及图6A至图6C是图示了根据本专利技术具体实施例的横截面视图。具体实施例方式以下，将参考附图提供对本专利技术某些实施例的详细描述。图6A至图6C是图示了根据本专利技术具体实施例的横截面视图。如图6A所示，在衬底30上形成第一绝缘层31。接着，通过使用第一金属互连线在第一绝缘层31上形成多个熔丝32。连续地在熔丝32上形成第二绝缘层33及第三绝缘层34。在第三绝缘层34的上部分上形成蚀刻停止层35。然后，通过使用第二金属互连线形成金属层36，该金属层36包括用于垫的金属图案36A和钛(Ti)/氮化钛(TiN)层36B，以及在金属层36上形成第四绝缘层37和钝化层38。接着，如图6B所示，执行垫/修复工艺以暴露垫部(即金属层36)和熔丝部。也就是，暴露了在用于垫的金属层36的上部分上形成的Ti/TiN层36B，并在熔丝部中形成熔丝盒39。垫/修复工艺利用了蚀刻工艺，并在熔丝部中的熔丝32上形成的蚀刻停止层35处停止蚀刻工艺。接着，如图6C所示，选择性地去除第三绝缘层34和蚀刻停止层35的暴露部分。由此，在熔丝32上保留了绝缘层的预定厚度。以下，将更详细说明上述工艺。首先，通过使用金属层来形成熔丝32。等离子体增强型原硅酸四乙酯(PETEOS)层、含氢硅酸盐(HSQ)层及半凹型氧化物(SROX)层淀积为第二绝缘层33及本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上形成第一绝缘层；在所述第一绝缘层上形成多个熔丝；形成第二绝缘层以覆盖所述熔丝；在所述第二绝缘层上形成蚀刻停止层；在所述蚀刻停止层的预定部分上形成金属层；形成第三绝缘层以覆盖所述金属层；　对所述第三绝缘层执行垫／修复工艺，直到暴露所述金属层和所述蚀刻停止层；以及选择性地去除所述第二绝缘层和所述蚀刻停止层的暴露部分。

【技术特征摘要】
KR 2005-6-30 10-2005-00587111.一种用于制造半导体器件的方法，包括在衬底上形成第一绝缘层；在所述第一绝缘层上形成多个熔丝；形成第二绝缘层以覆盖所述熔丝；在所述第二绝缘层上形成蚀刻停止层；在所述蚀刻停止层的预定部分上形成金属层；形成第三绝缘层以覆盖所述金属层；对所述第三绝缘层执行垫/修复工艺，直到暴露所述金属层和所述蚀刻停止层；以及选择性地去除所述第二绝缘层和所述蚀刻停止层的暴露部分。2.权利要求1的方法，其中所述金属层用作垫。3.权利要求1的方法，其中所述蚀刻停止层包括等离子体增强氮化物层。4.权利要求1的方法，其中所述熔丝包括用作第一金属互连线的金属层。5.权利要求1的方法，其中所述金属层包括第二金属互连线。6.权利要求1的方法，其中通过使用包括CXFY、CHXFY、O2及Ar的气体来执行所述垫...

【专利技术属性】
技术研发人员：赵瑢泰，李海朾，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]