本发明专利技术提供一种半导体装置及其形成方法。上述半导体装置包含：一栅介电层于一基底中的一沟道区上；一栅极于上述栅介电层上；一栅极介电层置于上述栅极的侧缘；以及实质上与上述栅极介电层的侧缘对齐的一源／漏极区。其中上述源／漏极区具有：第一掺杂区与上述栅极部分重叠；第二掺杂区，其与上述沟道区的距离大于该第一掺杂区与上述沟道区的距离；以及第三掺杂区，其与上述沟道区的距离大于上述第二掺杂区与上述沟道区的距离。上述源／漏极区较好为具有与上述栅极间隔物有一既定间隔的外延区。本发明专利技术所述半导体装置及其形成方法可降低源／漏极区与沟道区之间的片电阻，并提升漏极饱和电流。
【技术实现步骤摘要】
本专利技术是有关于半导体元件，特别是关于具有多重间隔物与可减少源/漏极片电阻的多重掺杂区的金属氧化物半导体元件。
技术介绍
随着晶体管尺寸的不断缩减，短沟道效应、多晶硅栅极的活性、与接面电容成为设计金属氧化物半导体元件时的重要课题。在制造时由于每个晶体管只分配到相当狭小的空间，在形成栅极后的离子注入的掺杂量与掺杂深度必须缩减，以将短沟道效应控制在可接受的程度，但会造成多晶硅的空乏效应与高接面电容的问题。通过传统的单一间隔物的制程，则难以同时改善短沟道效应、提高多晶硅栅极的活性、与降低接面电容的问题。特别是为了改善热载流子效应，邻近沟道区的淡掺杂漏极的使用愈来愈常见，然而其会导致源/漏极区与沟道区之间的片电阻的增加，并因为低掺杂密度的缘故而降低漏极饱和电流。
技术实现思路
有鉴于此，本专利技术的一目的是提供一种，可降低源/漏极区与沟道区之间的片电阻，并提升漏极饱和电流。为达成本专利技术的上述目的，本专利技术是提供一种半导体装置的形成方法，包含形成一栅介电层于一基底中的一沟道区上；形成一栅极于上述栅介电层上；沿着上述栅极的侧缘形成宽度为200～450的一栅极间隔物(spacer)；以及形成实质上与上述栅极间隔物对齐的一源/漏极区，其中上述源/漏极区具有第一掺杂区与上述栅极部分重叠；第二掺杂区，其与上述沟道区的距离大于上述第一掺杂区与上述沟道区的距离；以及第三掺杂区，其与上述沟道区的距离大于上述第二掺杂区与上述沟道区的距离。本专利技术所述的半导体装置的形成方法，形成该源/漏极区更包含以该栅极为掩膜，施以掺杂制程而形成该第一掺杂区；沿着该栅极的侧缘形成宽度大于该栅极间隔物的一厚间隔物；以该厚间隔物为掩膜，施以掺杂制程而形成该第三掺杂区；沿着该栅极的侧缘形成该栅极间隔物；以及以该栅极间隔物为掩膜，施以掺杂制程而形成该第三掺杂区。本专利技术所述的半导体装置的形成方法，该栅极间隔物，是通过蚀刻该厚间隔物的外部而形成。本专利技术所述的半导体装置的形成方法，是以干蚀刻的方式蚀刻该厚间隔物，并形成一凹部于该源/漏极区。本专利技术所述的半导体装置的形成方法，更包含凹蚀位于该源/漏极区旁的一浅沟槽隔离结构。本专利技术所述的半导体装置的形成方法，更包含沿着该栅极的边缘形成一暂时性的间隔物；沿着该暂时性的间隔物的外缘形成一凹部；以及形成一外延区于该凹部内，其中该外延区与该栅极间隔物之间具有一间隔。本专利技术是又提供一种半导体装置的形成方法，包含提供一基底，具有第一元件区与第二元件区；于上述第一元件区形成第一栅介电层于上述基底上、第一栅极于上述第一栅介电层上、与第一硬掩膜于上述第一栅极上；于上述第二元件区形成第二栅介电层于上述基底上、第二栅极于上述第二栅介电层上、与第二硬掩膜于上述第二栅极上；分别以上述第一栅极与上述第二栅极为掩膜，于上述第一与第二元件区施以掺杂制程，而各于上述第一与第二元件区形成第一掺杂区；沿着上述第一与第二栅极的边缘各形成一厚间隔物；分别以上述厚间隔物为掩膜，于上述第一与第二元件区各形成第二掺杂区；蚀刻上述厚间隔物而形成栅极间隔物，因此上述栅极间隔物的宽度小于对应的上述间隔物，其中上述栅极间隔物的宽度为200～450；以及以上述栅极间隔物为掩膜，分别于上述第一与第二元件区内形成第三掺杂区。本专利技术所述的半导体装置的形成方法，更包含沿着该第一与第二栅极的至少一个边缘形成一暂时性的间隔物；形成一凹部于该基底内，与该暂时性的间隔物对齐；以及形成一外延区于该凹部内。本专利技术是又提供一种半导体装置，包含一栅介电层于一基底中的一沟道区上；一栅极于上述栅介电层上；一栅极间隔物(spacer)，置于上述栅极的侧缘；以及实质上与上述栅极间隔物对齐的一源/漏极区，其中上述源/漏极区具有第一掺杂区与上述栅极部分重叠；第二掺杂区，其与上述沟道区的距离大于上述第一掺杂区与上述沟道区的距离；以及第三掺杂区，其与上述沟道区的距离大于上述第二掺杂区与上述沟道区的距离。本专利技术所述的半导体装置，更包含与该栅极间隔物之间有一既定间隔的一外延区。本专利技术所述的半导体装置，更包含一硅化区于该间隔中。本专利技术所述的半导体装置，更包含一浅沟槽隔离结构于该源/漏极区旁，其中该浅沟槽隔离结构的表面低于该基底的表面。本专利技术所述可降低源/漏极区与沟道区之间的片电阻，并提升漏极饱和电流。附图说明图1至图16为一系列的剖面图，是显示本专利技术较佳实施例的半导体装置的结构及其形成方法的流程； 图17为一的剖面图，是显示本专利技术较佳实施例的半导体装置的一变化例；图18为一的剖面图，是显示本专利技术较佳实施例的半导体装置的另一变化例；图19为一的剖面图，是显示本专利技术较佳实施例的半导体装置的又另一变化例。具体实施例方式为了让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图示，作详细说明如下图1是显示一基底2，具有用以形成P型金属氧化物半导体(PMOS)元件的PMOS元件区100与用以形成N型金属氧化物半导体(NMOS)元件的NMOS元件区200，浅沟槽隔离结构4用以隔离元件区。包含一栅介电层104与一栅极106的栅极堆叠结构是形成于PMOS元件区100中；包含一栅介电层204与一栅极206的栅极堆叠结构则形成于NMOS元件区200中，栅介电层104与204较好为高介电常数材料。基底2较好为块硅(bulk silicon)，但亦可使用例如绝缘层上覆硅(silicon on insulator；SOI)结构。上述栅极堆叠结构的排列较好为所欲形成元件的<100>或<110>方向，且分别为掩膜层108与208所遮蔽，而掩膜层108与208可包含氧化物、氮化物例如氮化硅、氮氧化硅、有机物、或上述的组合。然后，将通常用以形成间隔物的虚设(dummy)层形成于PMOS元件区100与NMOS元件区200上。在一较佳实施例中，上述虚设层包含一线型(liner)氧化层110与一氮化层112如图2所示，其厚度为20～500。在其他实施例中，上述虚设层可为单层或复合层，包含氧化物、氮化硅、氮氧化硅、及/或其他低介电常数材料，其形成方法可以是等离子增益化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、次大气压化学气相沉积(SACVD)等等。在本专利技术中，在后续步骤形成其他间隔物时，亦可使用与上述虚设层相近的材料。请参考图3，将PMOS元件区100中的线型氧化层110与氮化层112图形化，而形成栅极间隔物114，在上述图形化的过程中可以使用湿蚀刻或干蚀刻的制程。栅极间隔物114可包含一线型氧化物的部分与一氮化物的部分，而栅极间隔物114的厚度T11为50～350。在一较佳实施例中，是形成一外延区，用以形成一部分的源/漏极区。在图4中，一光致抗蚀剂215形成于NMOS元件区200上，沿着栅极间隔物114的外缘形成凹部116，凹部形成方法可为等向性及/或非等向性蚀刻，其深度为0～1000，较好为250～450。在其他实施例中，是以离子注入来形成整个源/漏极区，将详述于后续形成NMOS元件的源/漏极区的步骤。请参考图5，以外延成长的步骤在凹部116中形成外延区118，较好为形成硅锗(SiGe)外延区于PMOS元件中。硅锗外延区通常会在沟道区本文档来自技高网...
【技术保护点】
一种半导体装置的形成方法，其特征在于，所述半导体装置的形成方法包含：形成一栅介电层于一基底中的一沟道区上；形成一栅极于该栅介电层上；沿着该栅极的侧缘形成宽度为２００～４５０＊的一栅极间隔物；以及形成实质上与该 栅极间隔物对齐的一源／漏极区，其中该源／漏极区具有：第一掺杂区与该栅极部分重叠；第二掺杂区，其与该沟道区的距离大于该第一掺杂区与该沟道区的距离；以及第三掺杂区，其与该沟道区的距离大于该第二掺杂区与该沟道区的距离。
【技术特征摘要】
US 2005-7-12 11/179,2321.一种半导体装置的形成方法，其特征在于，所述半导体装置的形成方法包含形成一栅介电层于一基底中的一沟道区上；形成一栅极于该栅介电层上；沿着该栅极的侧缘形成宽度为200～450的一栅极间隔物；以及形成实质上与该栅极间隔物对齐的一源/漏极区，其中该源/漏极区具有第一掺杂区与该栅极部分重叠；第二掺杂区，其与该沟道区的距离大于该第一掺杂区与该沟道区的距离；以及第三掺杂区，其与该沟道区的距离大于该第二掺杂区与该沟道区的距离。2.根据权利要求1所述的半导体装置的形成方法，其特征在于，形成该源/漏极区更包含以该栅极为掩膜，施以掺杂制程而形成该第一掺杂区；沿着该栅极的侧缘形成宽度大于该栅极间隔物的一厚间隔物；以该厚间隔物为掩膜，施以掺杂制程而形成该第三掺杂区；沿着该栅极的侧缘形成该栅极间隔物；以及以该栅极间隔物为掩膜，施以掺杂制程而形成该第三掺杂区。3.根据权利要求2所述的半导体装置的形成方法，其特征在于，该栅极间隔物，是通过蚀刻该厚间隔物的外部而形成。4.根据权利要求2所述的半导体装置的形成方法，其特征在于，是以干蚀刻的方式蚀刻该厚间隔物，并形成一凹部于该源/漏极区。5.根据权利要求4所述的半导体装置的形成方法，其特征在于，更包含凹蚀位于该源/漏极区旁的一浅沟槽隔离结构。6.根据权利要求1所述的半导体装置的形成方法，其特征在于，更包含沿着该栅极的边缘形成一暂时性的间隔物；沿着该暂时性的间隔物的外缘形成一凹部；以及形成一外延区于该凹部内，其中该外延区与该栅极间隔物之间具有一间隔。7.一种半导体装置的形成方法，其特征在于，所述半导体装置的形成方法包含提供一基底，具有第一元件区...
【专利技术属性】
技术研发人员：郑水明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。