半导体器件及其制造方法技术

一种用于制造半导体器件的方法，包括：在衬底上形成栅电极，具有在其间插入的栅绝缘层；在栅电极的两侧形成绝缘层侧壁；在分别位于栅电极两侧的衬底的表面部分中形成源区／漏区；在包括栅电极的衬底的整个表面上形成硅层；在包括硅层的衬底的整个表面上形成导电层；通过热处理该衬底，以便导电层与硅层起反应，在衬底的整个表面上形成硅化物层；以及有选择地除去不对应于栅电极和衬底的源区／漏区的硅化物层。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，具体涉及一种通过补偿硅的损耗形成具有稳定的阻抗性能的金属硅化物层的。
技术介绍
通常，随着半导体器件几何尺寸变得越来越小，栅极、源区和漏区的尺寸被减小，要求源区和漏区之间的结点更浅。但是，由于这些原因，不希望地产生高阻区。由此，为了减小源区和漏区以及多晶硅区之间的电阻，在那些区之间的接触上使用高熔点金属硅化物。在处理过程中只要在源区和漏区以及露出的硅之间发生接触，高熔点金属的薄膜被淀积，并被加热形成硅化物。在该工序中，使用包括铂、锰、钴、钛等的各种硅化物化合物。现在将参考附图描述相关技术的半导体器件的制造方法。图1A至1F是说明相关技术的半导体器件的制造方法的剖面图。如图1A所示，半导体衬底21包括有源区和器件隔离区，以及通过硅的局部氧化(LOCOS)或浅沟槽隔离(STI)工艺，在器件隔离区中形成器件隔离层22。然后，在高温下热氧化该半导体衬底，以在半导体衬底21上形成栅氧化层23。如图1B所示，在半导体衬底21的有源区中有选择地注入用于形成晶体管的沟道的n-型或p-型杂质离子，以形成n-阱或p-阱(未示出)，以及在约1050～1200℃的高温下，在其上执行热处理。然后，在栅氧化层23上淀积多晶硅层，并通过光刻工艺有选择地刻蚀该多晶硅层和栅氧化层23，以形成栅电极24。使用栅电极24作为掩模，将n-型杂质离子或p-型杂质离子注入半导体衬底21的整个表面，以在分别位于栅电极24的两侧半导体衬底21的表面部分中形成轻掺杂漏(LDD)区25。如图1C所示，通过低压化学气相淀积(LPCVP)方法，在半导体衬底21的整个表面上淀积绝缘层，然后在其整个表面上执行深刻蚀工艺，以在栅电极24的两侧形成绝缘层侧壁26。然后，使用栅电极24和绝缘层侧壁26作为掩模，将n-型或p-型高浓度杂质离子注入到半导体衬底21的整个表面，以在分别位于栅电极24两侧的半导体衬底21的表面部分中形成源-漏杂质区27，然后在约1000～1050℃的温度下在其上执行热处理。如图1D所示，执行清洗工序，以从半导体衬底21除去各种目标材料如金属杂质、有机污染物、自然氧化层。然后，经过清洗工序的半导体衬底21被传送到溅射设备的溅射室(未示出)，通过溅射在半导体衬底21的整个表面上形成镍层28。如图1E所示，半导体衬底21被提供到快速热处理(RTP)设备或电炉中，并在400～600℃的温度下被热处理，以在包括栅电极24以及源和漏杂质区27的半导体衬底21的表面上形成镍硅化物层29。具体地，在热处理过程中，栅电极24和半导体衬底21的硅离子与镍层28的镍离子起反应，由此形成镍硅化物层29。但是，在绝缘层侧壁26和器件隔离层22中未发生这种反应，因此在其上仍然剩下镍层28。如图1F所示，未参与镍硅化物层29的形成的剩余镍层被除去，然后在预定温度下退火该半导体衬底21，以稳定镍硅化物层29的相位，由此完成低阻镍硅化物层29。但是，制造半导体器件的相关技术的方法具有以下问题。因为在这种窄的温度范围内形成镍硅化物(NiSi)，从该温度范围偏差仅仅约10℃的温度致使将产生具有高电阻的材料如Ni2Si或NiSi2。因此，镍硅化物(NiSi)需要在低温下形成。
技术实现思路
由此，本专利技术涉及一种，基本上避免由于相关技术的限制和缺点的一个或多个问题。本专利技术的目的是提供一种，通过扩大形成镍硅化物(NiSi)的温度范围可以提高器件的可靠性，因此形成优质的镍硅化物层。本专利技术的附加优点、目的以及特点部分将在下面的描述中阐述和部分对于本领域的技术人员来说在检查以下的描述时将变得明显，或可以从本专利技术的实践学到。通过撰写的说明书和权利要求以及附图中特别指出的结构可以实现和获得本专利技术的这些及其他优点。为了实现这些目的和其他优点以及根据本专利技术的目的，如在此体现和广泛地描述，提供一种半导体器件的制造方法，包括在衬底上形成栅电极，具有在其间插入的栅绝缘层；在栅电极的两侧形成绝缘层侧壁；在分别位于栅电极两侧的衬底表面部分中形成源区/漏区；在包括栅电极的衬底的整个表面上形成硅层；在包括硅层的衬底的整个表面上形成导电层；通过热处理该衬底，以便导电层与硅层起反应，在衬底的整个表面上形成硅化物层；以及有选择地除去不对应于栅电极和衬底的源区/漏区的硅化物层。在本专利技术的另一方面中，这样提供一种半导体器件，包括被限定为有源区和器件隔离区的衬底；在衬底的有源区上形成的栅电极；通过在位于栅电极两侧的有源区上执行杂质离子注入工序而形成的源区和漏区；以及包括在源区和漏区以及栅电极上形成的硅单层和导电层的硅化物层。应当理解本专利技术的上述概述及随后的详细描述是示例性的和说明性的，目的是用来提供所要求的专利技术的进一步说明。附图说明所包括的附图提供本专利技术的进一步理解并被引入和构成本申请的一部分，说明本专利技术的实施例以及与该描述一起用来解释本专利技术的原理。在图中图1A至1F是说明相关技术的半导体器件的制造方法的剖面图；图2A至2F是说明根据本专利技术的半导体器件的制造方法的剖面图。具体实施例方式现在详细介绍本专利技术的优选实施例，在附图中图示了其例子。图2A至2F是说明根据本专利技术的半导体器件的制造方法的剖面图。如图2A所示，半导体衬底201包括有源区和器件隔离区，以及通过硅的局部氧化(LOCOS)或浅沟槽隔离(STI)工艺，在器件隔离区中形成器件隔离层202。然后，在高温下热氧化该半导体衬底201，以在半导体衬底201上形成栅氧化层203。如图2B所示，在半导体衬底201的有源区中有选择地注入用于形成晶体管沟道的n-型或p-型杂质离子，以形成n-阱或p-阱(未示出)，在约1050～1200℃的高温下在其上执行热处理。然后，在栅氧化层203上淀积多晶硅层，以及通过光刻工艺有选择地刻蚀该多晶硅层和栅氧化层203，以形成栅电极204。使用栅电极204作为掩模，将n-型杂质离子或p-型杂质离子注入半导体衬底201的整个表面，以在分别位于栅电极204的两侧半导体衬底201的表面部分中形成轻掺杂漏(LDD)区25。如图2C所示，通过低压化学气相淀积(LPCVP)方法在半导体衬底201的整个表面上淀积绝缘层，然后在其整个表面上执行深刻蚀工艺，以在栅电极204的两侧形成绝缘层侧壁206。然后，使用栅电极204和绝缘层侧壁206作为掩模，将n-型或p-型高浓度杂质离子注入到半导体衬底201的整个表面，以在分别位于栅电极204两侧的半导体衬底201的表面部分中形成源-漏杂质区207，然后在约1000～1050℃的温度下在其上执行热处理。如图2D所示，执行清洗工序，以从半导体衬底201除去各种目标材料如金属杂质、有机污染物、自然氧化层。该清洗工序是使用SC1溶液(标准清洗通过以1∶4∶20的比率混合NH4OH、H2O2、H2O获得的有机材料)，HF或DHF(稀释的HF)溶液的化学清洗工序。然后，完全经过清洗工序的半导体衬底201被加热到约250～400℃，例如，约350℃。在加热的半导体衬底201上注入SiH4气体，由此形成硅(Si)层208，硅(Si)层是单层。形成硅单层的气体不局限于SiH4，而是可以使用包括未过度地稳定的Si的任意类型的气体(因为过度地稳定的Si不与Ni(镍))起反应。如图2E所示，通过物理汽相淀本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，该方法包括：在衬底上形成栅电极，具有在其间插入的栅绝缘层；在栅电极的两侧形成绝缘层侧壁；在分别位于栅电极两侧的衬底表面部分中形成源区／漏区；在包括栅电极的衬底的整个表面上形成硅层；在包括硅层的衬底的整个表面上形成导电层；通过热处理该衬底，以便导电层与硅层起反应，在衬底的整个表面上形成硅化物层；以及有选择地除去不对应于栅电极和衬底的源区／漏区的硅化物层。

【技术特征摘要】
KR 2005-7-27 10-2005-00683231.一种用于制造半导体器件的方法，该方法包括在衬底上形成栅电极，具有在其间插入的栅绝缘层；在栅电极的两侧形成绝缘层侧壁；在分别位于栅电极两侧的衬底表面部分中形成源区/漏区；在包括栅电极的衬底的整个表面上形成硅层；在包括硅层的衬底的整个表面上形成导电层；通过热处理该衬底，以便导电层与硅层起反应，在衬底的整个表面上形成硅化物层；以及有选择地除去不对应于栅电极和衬底的源区/漏区的硅化物层。2.根据权利要求1的方法，其中通过将包括Si(硅)的气体注入到衬底形成硅层。3.根据权利要求2的方法，其中用来形成硅层的气体是SiH4。4.根据权利要求1的方法，还包括，在形成硅层之前，将衬底加热到250～400℃的温度。5.根据权利要求4的方法，其中在350°的淀积温度下形成硅层。6.根据权利要求1的方法，其中导电层具有50～300的厚度。7.根据权利要求1的方法，还包括，在形成硅层之前，将半导体层加热到350℃。8.根据权利要求1的方法，其中在300～500℃的温度下执行热处理。9.根据权利要求8的方法，其中热处理被执行10秒～2分钟。10.根据权利要求1的方法，其中在100～300℃的温度下形成导电层。11.根据权利要求1的方法，还...

【专利技术属性】
技术研发人员：李汉春，
申请(专利权)人：东部电子有限公司，
类型：发明
国别省市：KR[韩国]