【技术实现步骤摘要】
本专利技术涉及，更具体地说，涉及形成晶体管的方法。
技术介绍
通常，半导体器件具有衬底，衬底具有被沟道区分隔开的源区和漏区，以及顺序地层叠在沟道区上的绝缘层和栅极，其中三端子晶体管包括源极区、漏极区和栅极。为了在半导体衬底上形成晶体管，首先在衬底上层叠栅极绝缘层，并且在其上层叠多晶硅层。然后，蚀刻栅极绝缘层和多晶硅层以形成栅极。这里，多晶硅的特性使得栅电极的角部是圆形的。然后，半导体器件被热处理以在栅极的暴露表面上形成氧化层，并以低密度注入杂质离子，形成低密度杂质区。接着，在半导体器件的整个表面涂覆氮化层，并蚀刻氧化层和氮化层，形成侧壁。之后，以高密度把杂质离子注入到半导体衬底上，形成高密度杂质区，制成晶体管。但是，在现有技术中，注入杂质离子的半导体衬底区与栅极的低区重叠。因此，可以从晶体管泄漏电流。从而，降低了半导体器件的可靠性。
技术实现思路
因此，本专利技术涉及一种，充分地消除了现有技术的局限和缺点造成的一个或多个问题。本专利技术的一个目的是提供一种，其使用分别具有不同氧化程度的层形成栅极，以改进半导体器件的可靠性和能力。在后面的说明书部分将说明本专利技术另...
【技术保护点】
一种半导体器件包括：衬底；形成在衬底上的栅极绝缘层；包括层叠在栅极绝缘层上的上层和下层的栅电极；形成在栅电极上的氧化层；和形成在电极侧的侧壁。
【技术特征摘要】
KR 2005-6-23 10-2005-00545521.一种半导体器件包括衬底；形成在衬底上的栅极绝缘层；包括层叠在栅极绝缘层上的上层和下层的栅电极；形成在栅电极上的氧化层；和形成在电极侧的侧壁。2.根据权利要求1所述的半导体器件，其中所述下层由比上层氧化程度高的材料形成。3.根据权利要求1所述的半导体器件，其中所述上层和下层分别具有不同的氧化程度。4.根据权利要求1所述的半导体器件，其中栅电极的下层包括非晶硅。5.根据权利要求4的所述的半导体器件，其中所述非晶硅是在硅烷气体流速在50sccm和2000sccm之间、温度在500℃和550℃之间、以及压力在10Pa和100Pa之间的条件下形成的。6.根据权利要求1所述的半导体器件，其中栅电极的上层包括多晶硅。7.根据权利要求6的所述的半导体器件，其中所述多晶硅是在硅烷气体流速在50sccm和2000sccm之间、温度在590℃和650℃之间、以及压力在10Pa和100Pa之间的条件下形成的。8.根据权利要求1所述的半导体器件，其中，所述上层比所述下层厚。9.根据权利要求1所述的半导体器件，其中栅电极的下层的宽度比栅电极的上层的宽度窄。10.根据权利要求1所述的半导体器件，进一步包括在半导体衬底上位于栅电极两侧的杂质离子区。11.根据权利要求10所述的半导体器件，其中所述栅电极的下层位于杂...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。