集成电路或分立元件超薄无脚封装用引线框架制造技术

本发明专利技术涉及一种集成电路或分立元件超薄无脚封装用引线框架，包括基板、芯片承载底座和打线的内脚承载底座，芯片承载底座和打线的内脚承载底座向上凸出设置于基板表面，相应于该芯片承载底座和打线的内脚承载底座，基板上与之相对应的芯片区及打线的内脚区凹陷于基板表面；芯片承载底座及打线的内脚承载底座的底层为金属层（１１、１２）；芯片承载底座及打线内脚承载底座的金属层上，先溅镀一层金属活化层（２），再溅镀一层铜金属或合金层（３１、３２）；打线的内脚承载底座的铜金属或合金层上，溅镀一层银金属或镍金属或钯金属层（５２）。本发明专利技术焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保。

【技术实现步骤摘要】

本专利技术涉及一种集成电路或分立元件超薄无脚封装工艺及其封装结构，尤其是涉及一种集成电路或分立元件超薄无脚封装用引线框架。属集成电路或分立元件封装

技术介绍
传统的集成电路或分立元件超薄无脚封装工艺及其封装结构，其封装型式为列陈式集合体经切割成为单一的单元。其基板型式为蚀刻。其主要存在以下不足1、需使用专用胶带，为了要防止塑料高压包封时，其塑料会渗透到引线框上，增加焊点绝缘的危机，而且如果发生塑料渗透时的后处理很容易将焊点金属层破坏，影响焊性能力，如此材料成本，后处理成本及品质都有一定程度的影响。 2、为了使打线工艺及输出焊点，在此工艺中能顺利生产，所以在基板的两面镀上昂贵的钯材，除了电镀成本比较高之外，打线参数也要针对此材质设定特殊的参数，造成因为参数不统一直接影响生产线的顺畅性。 3、基板一般使用的材质是使用CU194的材质，其导电率仅有A5％且散热速率也比较慢，仅适合一般逻辑性或低功率的产品。 4、因为使用专用化学胶带再各种高温工艺中胶带的溶剂容易因为高温而气化出来，间接污染或覆盖芯片的铝垫即打线的内脚，常常造成打线能力的不稳定。 5、因为此产品是塑料加铜材质，所以在不同的材质下不能使用相同的刀片及刀片旋转速度来对列陈式集成电路或分立元件集合体进行分割，两种刀片也不能一样，而如果要强迫使用相同的刀片即转速参数时，则刀片的寿命则会大打折扣，当然维修成本及品质都会受到一定的影响。 6、因为采用传统工艺的限制，造成多芯片及不同输出的焊点，也仅能死板的排列，活用性明显的大打折扣。 7、因为采用传统工艺的限制，造成输出的焊点也与塑料包封体底部是一样平，甚至有凹陷的危机，而在表面贴装助焊剂、除锈剂及其他的化学药剂等都无法顺利排出，所以在焊性能力上是比较会大打折扣。
技术实现思路
本专利技术的目的在于克服上述不足，提供一种焊性能力强、品质优良、成本较低、生产顺畅、适用性较强、切割机具及刀片可以发挥出最高的效率、多芯片排列灵活、不会发生塑料渗透的种种困扰以及环保的集成电路或分立元件超薄无脚封装用引线框架。 本专利技术的目的是这样实现的一种集成电路或分立元件超薄无脚封装用引线框架，包括基板、芯片承载底座和打线的内脚承载底座，其特点是a)所述芯片承载底座和打线的内脚承载底座向上凸出设置于基板表面，相应于该芯片承载底座和打线的内脚承载底座，基板上与之相对应的芯片区及打线的内脚区凹陷于基板表面；b)芯片承载底座及打线的内脚承载底座的底层为金属层；c)芯片承载底座及打线内脚承载底座的金属层上，先溅镀一层金属活化层，再溅镀一层铜金属或合金层；d)打线的内脚承载底座的铜金属或合金层上，溅镀一层银金属或镍金属或钯金属层。 本专利技术集成电路或分立元件超薄无脚封装用引线框架，其基板型式为利用基板再长出其他需要的金属。与传统的集成电路或分立元件封装用引线框架相比，本专利技术具有如下优点1、不需使用专用高温高压胶带材料，所以材料成本较低，且完全不会发生塑料渗透的种种困扰与品质不良等成本的浪费。 2、芯片用的基板正面在打线的内脚部份采用传统镀银方式，比较大众化成本较低，打线参数使用一般即可，基板背面讯号输出焊点采用局部镀金属层的方式，可使芯片的功能达到最高的传输及散热功能，但是成本并不会增加。 3、基板采用纯铜或合金的材质，其导电率及散热性几乎可以达到100％，除了一般逻辑性产品外，甚至中高功率的产品也是非常适用。 4、完全不需要使用任何化学胶带，所以完全可以不用考虑污染的问题。 5、新式的封装型式则要进入切割时，包封体的部分是没有不同材质的物质要一并切割，所以在仅有一种材质的情况下，切割机具及刀片可以发挥出最高的效率，品质亦比较稳定。 6、因采用新式的封装工艺及结构，在芯片区或是打线输出的焊点都可以有充分的发挥能力及空间。 7、而新式的封装结构则可以选择是否要使用输出的焊点是凸出于包封体表面，如此单点独立的焊接方面可以维持目前一般芯片的焊性能力，比较不会担心表面贴装时的不稳定性，当然品质更加比传统封装型式更加安定。附图说明图1～9分别为本专利技术的集成电路或分立元件超薄无脚封装用引线框架各生产工序示意图。 图10为本专利技术的集成电路或分立元件超薄无脚封装用引线框架示意图。具体实施方式1)参见图1，取一片适合厚度的金属基板材A。金属基板的材质可依据芯片的功能与特性进行变换，例如合金或铜等；2)参见图2，在金属基板A上进行干墨B涂布。金属基板上没有被涂上干墨的区域形成芯片区C1及打线的内脚区C2；3)参见图3，在金属基板上将芯片区C1及打线的内脚区C2，进行蚀刻D；4)参见图4，在芯片区C1及打线内脚区C2的金属基板A1、A2上，溅镀一层纯金属层1；5)参见图5，在芯片区C1及打线内脚区C2的纯金属11、12上，溅镀一层金属活化层2，如铝层或镍、钛、银、金层；6)参见图6，在芯片区C1及打线内脚区C2的金属活化层21、22上，溅镀一层纯铜金属或合金层3；7)参见图7，在芯片区C1和打线内脚区C2的纯铜金属或合金层31、32上，溅涂一层金属活化层41、42，而此金属活化层主要功能是发挥出纯铜金属或合金层与银或镍层在执行双向表面的活化作用，使得金属活化层上下两种不同的金属层能够紧密接合；8)参见图8，在芯片区C1和打线内脚区C2的金属活化层41、42上，溅镀一层银金属或镍金属或钯金属层51、52；9)参见图9，将原先在金属基板A上方的干墨B进行剥除。 参见图10，本专利技术集成电路或分立元件超薄无脚封装用引线框架，主要由基板A、芯片承载底座X和打线的内脚承载底座Y组成。其特点是a)所述芯片承载底座X和打线的内脚承载底座Y向上凸出设置于基板A表面，相应于该芯片承载底座X和打线的内脚承载底座Y，基板A上与之相对应的芯片区C1及打线的内脚区C2凹陷于基板A表面；b)芯片承载底座X及打线的内脚承载底座Y的底层为金属层11、12；c)芯片承载底座X及打线内脚承载底座Y的金属层11、12上，先溅镀一层金属活化层21、22，再溅镀一层铜金属或合金层31、32；d)芯片承载底座X和打线的内脚承载底座Y的铜金属或合金层31、32上，先溅涂一层金属活化层41或/和一层金属层51，该金属层是银层或镍层或钯层，再溅镀一层银金属或镍金属或钯金属层51、52。本文档来自技高网...

【技术保护点】
一种集成电路或分立元件超薄无脚封装用引线框架，包括基板（Ａ）、芯片承载底座（Ｘ）和打线的内脚承载底座（Ｙ），其特征在于：ａ）所述芯片承载底座（Ｘ）和打线的内脚承载底座（Ｙ）向上凸出设置于基板（Ａ）表面，相应于该芯片承载底座（Ｘ）和打 线的内脚承载底座（Ｙ），基板（Ａ）上与之相对应的芯片区（Ｃ１）及打线的内脚区（Ｃ２）凹陷于基板（Ａ）表面；ｂ）芯片承载底座（Ｘ）及打线的内脚承载底座（Ｙ）的底层为金属层（１１、１２）；ｃ）芯片承载底座（Ｘ）及打线内脚承载底座 （Ｙ）的金属层（１１、１２）上，先溅镀一层金属活化层（２），再溅镀一层铜金属或合金层（３１、３２）；ｄ）打线的内脚承载底座（Ｙ）的铜金属或合金层（３２）上，溅镀一层银金属或镍金属或钯金属层（５２）。

【技术特征摘要】
1.一种集成电路或分立元件超薄无脚封装用引线框架，包括基板(A)、芯片承载底座(X)和打线的内脚承载底座(Y)，其特征在于a)所述芯片承载底座(X)和打线的内脚承载底座(Y)向上凸出设置于基板(A)表面，相应于该芯片承载底座(X)和打线的内脚承载底座(Y)，基板(A)上与之相对应的芯片区(C1)及打线的内脚区(C2)凹陷于基板(A)表面；b)芯片承载底座(X)及打线的内脚承载底座(Y)的底层为金属层(11、12)；c)芯片承载底座(X)及打线内脚承载底座(Y)的金属层(11、12)上，先溅镀一层金属活化层(2)，再溅镀一层铜金...

【专利技术属性】
技术研发人员：梁志忠，黄能捷，韩蔚华，
申请(专利权)人：江苏长电科技股份有限公司，
类型：发明
国别省市：32[中国|江苏]