半导体芯片组合件制造技术

一种半导体芯片组合件包含半导体芯片、导线架以及多条焊线。该半导体芯片包含第一接点以及设置于该第一接点的第一侧边的第二接点，该导线架包含具有内端的第一导脚以及第二导脚。该导线架的第二导脚包含设置于该第一导脚的第二侧边的体部以及设置于该半导体芯片的第二接点与该第一导脚的内端之间的内线段。第一焊线连接该半导体芯片的第一接点与该第一导脚的内端，且第二焊线连接该半导体芯片的第二接点与该第二导脚的内线段。该第一导脚的第二侧边与该第一接点的第一侧边的方向相反。

【技术实现步骤摘要】

本专利技术涉及一种半导体芯片组合件，特别涉及一种具有可避免焊线交叉的导线架的半导体芯片组合件。
技术介绍
打线结合技术(wire bonding)使用导线形成半导体芯片的电气连接过程，其使用的导线的直径一般介于12微米至500微米之间。随着科技不断演进，集成电路封装元件的尺寸持续缩小，而半导体芯片的尺寸相应地缩小，其进一步造成导线架的尺寸亦一并缩小。但是，此结果增加了焊线与导线架的导脚形成非预期的电气接触的可能性。传统导线架的导脚是以半导体芯片的焊垫阵列为中心而设置成辐射状。该半导体芯片的焊垫阵列再通过焊线电气连接至该导线架的导脚，而焊线彼此之间并不交叉以避免焊线在后续的封装工艺中接触。换言之，传统导线并无法容许电气信号以交叉方式从该半导体芯片传递至该导线架的导脚。
技术实现思路
本专利技术的主要目的是提供一种具有可避免焊线交叉的导线架的半导体芯片组合件，其通过该导线架的一导脚的内线段延伸至另一导脚与半导体芯片的接点之间，因而容许未交叉的焊线可以交叉方式从该半导体芯片传递电气信号至该导线架的导脚。为达成上述目的，本专利技术提出一种半导体芯片组合件，其包含具有多个接点(例如焊垫)的半导体芯片、具有多个导脚的导线架以及多条连接该接点与该导脚的焊线。例如，该半导体芯片包含第一接点以及设置于该第一接点的第一侧边的第二接点，该导线架包含具有内端的第一导脚以及第二导脚。该导线架的第二导脚包含设置于该第一导脚的第二侧边的体部以及设置于该半导体芯片的第二接点与该第一导脚的内端之间的内线段。第一焊线用以连接该半导体芯片的第一接点与该第一导脚的内端，且第二焊线用以连接该半导体芯片的第二接点与该第二导脚的内线段。该第一导脚的第二侧边与该第一接点的第一侧边的方向相反，且该多条焊线彼此不交叉。较佳地，该第二导脚还包含介于该体部与该内线段之间的中线段，或呈L型。该半导体芯片组合件可还包含设置于该第一导脚与该第二导脚的体部之间的第三导脚、设置于该第一接点的第二侧边的第三接点以及连接该第三导脚与该第三接点的第三焊线，该第一接点的第二侧边与该第一接点的第一侧边的方向相反。此外，该半导体芯片组合件亦可还包含设置于该第一导脚的第一侧边的第三导脚、设置于该第一接点的第一侧边的第三接点以及连接该第三导脚与该第三接点的第三焊线，该第一导脚的第一侧边与该第一导脚的第二侧边的方向相反。该第二接点设置于该第一接点与该第三接点之间，且该第二导脚的内线段延伸至该第三导脚与该第三接点之间。传统导线架的导脚以半导体芯片的焊垫阵列为中心而设置成辐射状，且焊线彼此之间并不交叉以避免焊线在后续的封装工艺中接触，因而无法容许电气信号以交叉方式从该半导体芯片传递至该导线架的导脚。相对地，本专利技术通过该导线架的第二导脚的内线段延伸至该第一导脚与该半导体芯片的第一接点之间，因而容许未交叉的焊线以交叉方式从该半导体芯片的接点传递电气信号至该导线架的导脚。附图说明图1为本专利技术第一实施例的半导体芯片组合件；图2(a)及图2(b)为本专利技术第二实施例的半导体芯片组合件；图3(a)及图3(b)为本专利技术第三实施例的半导体芯片组合件；以及图4(a)及图4(b)为本专利技术第四实施例的半导体芯片组合件。主要元件标记说明10 半导体芯片组合件 10A 半导体芯片组合件10B 半导体芯片组合件 10C 半导体芯片组合件12 开口 14A 第一侧边14B 第二侧边 16A 第一侧边16B 第二侧边 20 导线架22 导脚 22A 第一导脚22B 第二导脚 22B′第二导脚22C 第三导脚 22D 第三导脚30 半导体芯片32 接点32A 第一接点 32B 第二接点32C 第三接点 32D 第三接点52 焊线 52A 第一焊线52B 第二焊线 52C 第三焊线52D 第三焊线 62 内端64 体部 66 内线段68 中线段具体实施方式图1为本专利技术第一实施例的半导体芯片组合件10。该半导体芯片组合件10包含具有多个接点32(例如焊垫阵列)的半导体芯片30、具有开口12及多个导脚22的导线架20以及多条连接该接点32与该导脚22的焊线52。该半导体芯片30的多个接点32位于该导线架20的开口12中，且各焊线52用以电气连接该半导体芯片30的某一接点32与该导线架20的某一导脚22。图2(a)及图2(b)为本专利技术第二实施例的半导体芯片组合件10A。该半导体芯片30包含第一接点32A以及设置于该第一接点32A的第一侧边14A的第二接点32B。该导线架20包含具有内端62的第一导脚22A以及第二导脚22B。该第二导脚22B包含设置于该第一导脚22A的第二侧边16B的体部64以及设置于该半导体芯片30的第二接点32B与该第一导脚22A的内端62之间的内线段66。第一焊线52A用以连接该半导体芯片30的第一接点32A与该第一导脚22A的内端62，且第二焊线52B用以连接该半导体芯片30的第二接点32B与该第二导脚22B的内线段66。特而言之，该第一导脚22A的第二侧边16B与该第一接点32A的第一侧边14B的方向相反，且该第二导脚22B呈L型。该多条焊线52彼此不交叉，亦即该第一焊线52A与该第二焊线52B并不交叉。较佳地，另一形态的第二导脚22B′包含介于该体部64与该内线段66之间的中线段68，如图2(b)所示。由于该第二导脚22B的内线段66延伸至该第一导脚22A与该半导体芯片30的第一接点32A之间，电气信号即可通过未交叉的焊线52A及52B以交叉方式从该半导体芯片30的接点32A及32B传递至该导线架20的导脚22A及22B。亦即，电气信号可通过该第一焊线52A从该半导体芯片30上方的第一接点32A传递至该导线架20下方的第一导脚22A，并通过该第二焊线52B从该半导体芯片30下方的第二接点32B传递至该导线架20上方的第二导脚22B。图3(a)及图3(b)为本专利技术第二实施例的半导体芯片组合件10B。与图2(a)所示的半导体芯片组合件10A相比，图3(a)的半导体芯片组合件10B还包含设置于该第一导脚22A与该第二导脚22B的体部64之间的第三导脚22C、设置于该第一接点32A的第二侧边14B的第三接点32C以及连接该第三导脚22C与该第三接点32C的第三焊线52C。该第一接点32A的第二侧边14B与该第一接点32A的第一侧边14A的方向相反，亦即与该第一导脚22A的第二侧边16B的方向相同。同理，具有该中线段68的第二导脚22B′可用以替代该第二导脚22B，如图3(b)所示。图4(a)及图4(b)为本专利技术第二实施例的半导体芯片组合件10C。与图2(a)所示的半导体芯片组合件10A相比，图4(a)的半导体芯片组合件10C还包含设置于该第一导脚22A的第一侧边16A的第三导脚22D、设置于该第一接点32A的第一侧边14A的第三接点32D以及连接该第三导脚22D与该第三接点32D的第三焊线52D，其中该第一导脚22A的第一侧边16A与该第一导脚22A的第二侧边16B的方向相反。该第二接点32B设置于该第一接点32A与该第三接点32D之间，且该第二导脚22B的内线段66延伸至该第三导脚22D与该第三接点本文档来自技高网...

【技术保护点】
一种半导体芯片组合件，其特征是包含：半导体芯片，具有第一接点以及设置于该第一接点的第一侧边的第二接点；第一导脚，具有内端；第二导脚，包含：体部，设置于该第一导脚的第二侧边，该第一导脚的第二侧边与该第一接点的第 一侧边的方向相反；以及内线段，设置于该半导体芯片的第二接点与该第一导脚的内端之间；第一焊线，连接该半导体芯片的第一接点与该第一导脚的内端；以及第二焊线，连接该半导体芯片的第二接点与该第二导脚的内线段。

【技术特征摘要】
US 2006-3-16 11/376,3191.一种半导体芯片组合件，其特征是包含半导体芯片，具有第一接点以及设置于该第一接点的第一侧边的第二接点；第一导脚，具有内端；第二导脚，包含体部，设置于该第一导脚的第二侧边，该第一导脚的第二侧边与该第一接点的第一侧边的方向相反；以及内线段，设置于该半导体芯片的第二接点与该第一导脚的内端之间；第一焊线，连接该半导体芯片的第一接点与该第一导脚的内端；以及第二焊线，连接该半导体芯片的第二接点与该第二导脚的内线段。2.根据权利要求1所述的半导体芯片组合件，其特征是该第一焊线与该第二焊线不交叉。3.根据权利要求1所述的半导体芯片组合件，其特征是该第二导脚还包含介于该体部与该内线段之间的中线段。4.根据权利要求1所述的半导体芯片组合件，其特征是该第二导脚呈L型。5.根据权利要求1所述的半导体芯片组合件，其特征是还包含第三导脚，设置于该第一导脚与该第二导脚的体部之间；第三接点，设置于该第一接点的第二侧边，该第一接点的第二侧边与该第一接点的第一侧边的方向相反；以及第三焊线，连接该第三导脚与该第三接点。6.根据权利要求1所述的半导体芯片组合件，其特征是还包含第三导脚，设置于该第一导脚的第一侧边，该第一导脚的第一侧边...

【专利技术属性】
技术研发人员：蔡木水，陈丽安，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]