多阶式快闪存储器的制备方法技术

本发明专利技术揭示一种多阶式快闪存储器的制备方法，其包含形成具有电荷捕陷层的介电堆叠于半导体基板上、形成具有凹部的绝缘结构于该电荷捕陷层上、局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点、形成隔离这些储存节点的栅氧化物层、以及形成镶嵌栅极，其中该镶嵌栅极包含填入该凹部的多晶硅层。

【技术实现步骤摘要】

本专利技术涉及一种多阶式快闪存储器及其制备方法，特别是涉及一种具有镶嵌栅极(damascene gate)的多阶式快闪存储器及其制备方法。
技术介绍
快闪存储器由于具有低功率消耗、存取迅速及存入的数据在断电后也不会消失等优点，已经广泛应用在笔记本电脑、电子记事薄、移动电话、数码相机、数字录音笔及MP3播放器等电子产品的数据储存上。典型的快闪存储器具有硅-氧化硅-氮化硅-氧化硅-硅(SONOS)结构，其具有较薄的存储单位结构且制作容易等优点，因而已广泛应用于快闪存储器之中。美国专利US 6,011,725揭示一种电子抹除式唯读存储器，其单一存储单元即可储存二位元(2-bit/cell)的数据。惟，当快闪存储器的尺寸缩小时，US6,011,725的存储单元的间距将变成太短，其可能造成储存数据的电荷捕陷区发生融合问题。另，美国专利公开案US 2006/0186480及US 2007/0126047揭示非易失性存储器结构及制备方法。此外，Byung Yong Choi等人亦揭示一种2-bit/cell SONOS存储晶体管结构(参见，Highly Scalable and Reliable2-bit/cell SONOS Memory Transistor beyond 50 nm NVM Technology UsingOuter Sidewall Spacer Scheme with Damascene Gate Process, IEEE 2005Symposium on VLSI Technology Digest of Technical Papers, pp. 118-119)。
技术实现思路
本专利技术提供一种具有镶嵌栅极的多阶式快闪存储器及其制备方法，当快闪存储器的尺寸缩小时，本专利技术可避免快闪存储器的储存结构发生融合问题。本专利技术的的实施例，包含形成具有电荷捕陷层的介电堆叠于半导体基板上、形成具有凹部的绝缘结构于该电荷捕陷层上、局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存4节点、形成隔离这些储存节点的栅氧化物层、以及形成镶嵌栅极，其中该镶嵌栅极包含填入该凹部的多晶硅层。随着快闪存储器的尺寸缩小，已知快闪存储器的电荷捕陷区的间距将变成太短，其可能造成该电荷捕陷区发生融合问题。相对地，本专利技术先形成这些储存节点，再以绝缘材料隔离这些储存节点，因此即使快闪存储器的尺寸缩小，本专利技术仍可避免这些储存节点发生融合问题。上文已相当广泛地概述本专利技术的技术特征及优点，以使下文的本专利技术详细描述得以获得优选了解。构成本专利技术的权利要求标的其它技术特征及优点将描述于下文。附图说明通过参照说明及下列附图，本专利技术的技术特征及优点得以获得完全了解。图l至图7例示本专利技术第一实施例的；图8至图io例示本专利技术第二实施例的；以及图11至图17例示本专利技术第三实施例的。附图标记说明10:多阶式快闪存储12:半导体基板14:上部20:介电堆叠22:下介电层24:电荷捕陷层26:上介电层30:介电层32:轻掺杂区34:载流子通道36:介电区块38:间隙壁40:重掺杂区42:介电层44:绝缘结构46:凹部48:间隙壁50:储存节点52:栅氧化物层54:镶嵌栅极56:多晶硅层58:介电结构60:多阶式快闪存储器98:间隙壁100:储存节点102:栅氧化物层104:多晶硅层106:镶嵌栅极108:介电结构110:多阶式快闪存储器134:介电区块136:轻掺杂区138:载流子通道140:间隙壁142:重掺杂区144:介电层146:绝缘结构148:凹部150:储存节点152:栅氧化物层154:多晶硅层156:镶嵌栅极158:介电结构具体实施例方式图1至图7例示本专利技术第一实施例的多阶式快闪存储器IO的制备方法。首先，进行沉积工艺以形成介电堆叠20于半导体基板12上以及介电层(例如氮化硅层)30于该介电堆叠20上。在形成该介电堆叠20之前，可先进行掺杂工艺以将掺注入该半导体基板12之中，以便调整该半导体基板12的上部14的载流子密度。该介电堆叠20可包含下介电层22、电荷捕陷层24及上介电层26,该下介电层22形成于该半导体基板12上，该电荷捕陷层24夹置该下介电层22与该上介电层26之间。在本专利技术的实施例中，该下介电层22是以热氧化工艺形成的氧化硅层，该上介电层26是以热氧化工艺或沉积工艺形成的氧化硅层，该电荷捕陷层24是以沉积工艺形成的氮化硅层。参考图2,利用光刻及蚀刻工艺局部去除该介电层30以形成介电区块36,再进行掺杂工艺以形成轻掺杂区32于该介电区块36旁侧的半导体基板12之中。具体而言，载流子通道34形成于该轻掺杂区32间的半导体基板12内。参考图3，通过沉积工艺及蚀刻工艺形成间隙壁38于该介电区块36的侧壁。在本专利技术的实施例中，该间隙壁38包含氧化硅，且该间隙壁蚀刻工艺亦局部去除该上介电层26而曝露该电荷捕陷层24。参考图4,进行蚀刻工艺以局部去除该介电区块36及未被该间隙壁38与该上介电层26覆盖的电荷捕陷层24,再进4亍摻杂工艺以形成重掺杂区40于该间隙壁38旁侧的半导体基板12中。参考图5，进行沉积工艺及平坦化工艺(例如化学机械抛光工艺)以形成介电层42于该半导体基板12上。之后，进行蚀刻工艺以去除该介电区块36，以便形成凹部46于该间隙壁38之中。在本专利技术的实施例中，该介电层42包含氧化硅，因此该蚀刻工艺可选择性地去除包含氮化硅的介电区块36。具体而言，该上介电层26、该间隙壁38及该介电层42形成绝缘结构44，且该凹部46位于该绝缘结构44的内部及该下介电层22之上。参考图6,通过沉积工艺与间隙壁蚀刻工艺形成间隙壁(例如氧化物间隙壁)48于该凹部46之中，即该间隙壁38的侧壁上。之后，进行另一蚀刻工艺以局部去除未被该间隙壁48覆盖的电荷捕陷层24，以便将该电荷捕陷层24分段而形成多个储存节点50于该下介电层22上。在本专利技术的实施例中，该间隙壁48包含氧化硅，因此该蚀刻工艺可选择性地/人该凹部46去除包含氮化硅的电荷捕陷层24。参考图7,进行氧化工艺(例如湿氧化工艺)以形成栅氧化物层52于这些储存节点50之间，以便电气隔离这些储存节点50。之后，通过沉积工艺与蚀刻工艺形成镶嵌栅极54而完成该多阶式快闪存储器10，其中该镶嵌栅极54包含多晶硅层56，其填入该凹部46。该下介电层22、该绝缘结构44、该间隙壁48、以及该4册氧化物层52可视为设置于该半导体基板12上的介电结构58，而这些储存节点50嵌置于该介电结构58之中。此外，该载流子通道34设置于这些轻掺杂区32间的半导体基板12中，这些储存节点50的一部分设置于该载流子通道34的上方，而其它部分的这些储存节点50则设置于这些轻掺杂区32的上方。此外，该介电结构58的栅氧化物层52设置于这些储存节点50之间，而该镶嵌栅极54的多晶硅层56设置于该栅氧化物层52之上。该镶嵌栅极54的多晶硅层56设置于该介电结构58之中且位于这些储存节点50的上方。再者，该多晶硅层56具有锥形轮廓，其上部较宽且下端接触这些储存节点50间的栅氧化物层52。本专利技术是先形成这些储存节点50,再以该栅氧化物层52的绝缘材料电气隔离这些储存节点50，因此即使该快闪存储器10的尺寸缩小，本专利技术仍本文档来自技高网...

【技术保护点】
一种多阶式快闪存储器的制备方法，包括：　形成介电堆叠于半导体基板上，该介电堆叠包含电荷捕陷层；　形成绝缘结构于该电荷捕陷层上，该绝缘结构包含凹部；　局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点；　 　形成栅氧化物层，其隔离这些储存节点；以及　形成镶嵌栅极，其包含填入该凹部的多晶硅层。

【技术特征摘要】
US 2008-9-10 12/207,7401.一种多阶式快闪存储器的制备方法，包括形成介电堆叠于半导体基板上，该介电堆叠包含电荷捕陷层；形成绝缘结构于该电荷捕陷层上，该绝缘结构包含凹部；局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点；形成栅氧化物层，其隔离这些储存节点；以及形成镶嵌栅极，其包含填入该凹部的多晶硅层。2. 根据权利要求1的多阶式快闪存储器的制备方法，其中形成绝缘结构 于该电荷捕陷层上包括形成介电区块于该介电堆叠上； .形成第一间隙壁于该介电区块的侧壁； 局部去除未被该介电区块及该第 一 间隙壁覆盖的电荷捕陷层； 形成介电层于该半导体基板上；以及 去除该介电区块以形成该凹部于该第 一 间隙壁中。3. 根据权利要求2的多阶式快闪存储器的制备方法，其中形成多个储存 节点包括形成第二间隙壁于该凹部中，其中该第二间隙壁形成于该第一间隙壁的 侧壁；以及局部去除未被该第二间隙壁覆盖的电荷捕陷层以形成这些储存节点。4. 根据权利要求3的多阶式快闪存储器的制备方法，其中该第 一间隙壁 及该第二间隙壁包含氧化硅。5. 根据权利要求3的多阶式快闪存储器的制备方法，其中该多晶硅层形 成于该第二间隙壁中及该栅氧化物层上。6. 根据权利要求2的多阶式快闪存储器的制备方法，其中该介电堆叠包 含上介电层，且形成多个储存节点包括形成第二间隙壁于该凹部中，其中该第二间隙壁形成于该第 一 间隙壁的侧壁；局部去除未被该第二间隙壁覆盖的...

【专利技术属性】
技术研发人员：潘建尉，何明佑，钟志平，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]