多阶式快闪存储器的制备方法技术

本发明专利技术揭示一种多阶式快闪存储器的制备方法，其包含形成具有电荷捕陷层的介电堆叠于半导体基板上、形成具有凹部的绝缘结构于该电荷捕陷层上、局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点、形成隔离这些储存节点的栅氧化物层、以及形成镶嵌栅极，其中该镶嵌栅极包含填入该凹部的多晶硅层。

【技术实现步骤摘要】

本专利技术涉及一种多阶式快闪存储器及其制备方法，特别是涉及一种具有镶嵌栅极(damascene gate)的多阶式快闪存储器及其制备方法。
技术介绍
快闪存储器由于具有低功率消耗、存取迅速及存入的数据在断电后也不会消失等优点，已经广泛应用在笔记本电脑、电子记事薄、移动电话、数码相机、数字录音笔及MP3播放器等电子产品的数据储存上。典型的快闪存储器具有硅-氧化硅-氮化硅-氧化硅-硅(SONOS)结构，其具有较薄的存储单位结构且制作容易等优点，因而已广泛应用于快闪存储器之中。美国专利US 6,011,725揭示一种电子抹除式唯读存储器，其单一存储单元即可储存二位元(2-bit/cell)的数据。惟，当快闪存储器的尺寸缩小时，US6,011,725的存储单元的间距将变成太短，其可能造成储存数据的电荷捕陷区发生融合问题。另，美国专利公开案US 2006/0186480及US 2007/0126047揭示非易失性存储器结构及制备方法。此外，Byung Yong Choi等人亦揭示一种2-bit/cell SONOS存储晶体管结构(参见，Highly Scalable and Reliable本文档来自技高网...

【技术保护点】
一种多阶式快闪存储器的制备方法，包括：　形成介电堆叠于半导体基板上，该介电堆叠包含电荷捕陷层；　形成绝缘结构于该电荷捕陷层上，该绝缘结构包含凹部；　局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点；　 　形成栅氧化物层，其隔离这些储存节点；以及　形成镶嵌栅极，其包含填入该凹部的多晶硅层。

【技术特征摘要】
US 2008-9-10 12/207,7401.一种多阶式快闪存储器的制备方法，包括形成介电堆叠于半导体基板上，该介电堆叠包含电荷捕陷层；形成绝缘结构于该电荷捕陷层上，该绝缘结构包含凹部；局部去除该凹部上的电荷捕陷层以将该电荷捕陷层分段以形成多个储存节点；形成栅氧化物层，其隔离这些储存节点；以及形成镶嵌栅极，其包含填入该凹部的多晶硅层。2. 根据权利要求1的多阶式快闪存储器的制备方法，其中形成绝缘结构 于该电荷捕陷层上包括形成介电区块于该介电堆叠上； .形成第一间隙壁于该介电区块的侧壁； 局部去除未被该介电区块及该第 一 间隙壁覆盖的电荷捕陷层； 形成介电层于该半导体基板上；以及 去除该介电区块以形成该凹部于该第 一 间隙壁中。3. 根据权利要求2的多阶式快闪存储器的制备方法，其中形成多个储存 节点包括形成第二间隙壁于该凹部中，其中该第二间隙壁形成于该第一间隙壁的 侧壁；以及局部去除未被该第二间隙壁覆盖的电荷捕陷层以形成这些储存节点。4. 根据权利要求3的多阶式快闪存储器的制备方法，其中该第 一间隙壁 及该第二间隙壁包含氧化硅。5. 根据权利要求3的多阶式快闪存储器的制备方法，其中该多晶硅层形 成于该第二间隙壁中及该栅氧化物层上。6. 根据权利要求2的多阶式快闪存储器的制备方法，其中该介电堆叠包 含上介电层，且形成多个储存节点包括形成第二间隙壁于该凹部中，其中该第二间隙壁形成于该第 一 间隙壁的侧壁；局部去除未被该第二间隙壁覆盖的...

【专利技术属性】
技术研发人员：潘建尉，何明佑，钟志平，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]