一种快闪存储器制造技术

本实用新型专利技术公开了一种快闪存储器，该快闪存储器包括：所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接；所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接；所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接，所述编程监控电路包括数据读取电路、比较电路、调节电路和控制电路。本实用新型专利技术在编程效率衰退时可及时调整、缩短编程时间、提高编程效率，能够持续保持高性能的编程能力，延长使用寿命。

【技术实现步骤摘要】
【专利摘要】本技术公开了一种快闪存储器，该快闪存储器包括：所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接；所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接；所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接，所述编程监控电路包括数据读取电路、比较电路、调节电路和控制电路。本技术在编程效率衰退时可及时调整、缩短编程时间、提高编程效率，能够持续保持高性能的编程能力，延长使用寿命。【专利说明】一种快闪存储器
本技术涉及存储器的编程技术，尤其涉及一种快闪存储器。
技术介绍
目前，快闪存储器已经逐渐应用于各种电子、数码、智能产品中，诸如便携式多媒体播放器、手机或笔记本计算机，因此，快闪存储器的存储芯片会经过无数次的擦除和编程，而随着使用时间的增加，快闪存储器中的晶体管逐渐老化，导致存储芯片的编程性能逐渐降低，甚至每次编程指令中编程次数会达到最大计数值(Max Counter)，编程时间大大增力口，最终导致存储芯片不能再被正确的编程。 参考图1，为现有技术提供的快闪存储器的结构图，该快闪存储器包括，编程控制器10、电压调节器11和闪存阵列12，其中，闪存阵列12包含若干个存储单元，标记为存储单元O、存储单元1、存储单元2、…、存储单元1、…。 编程控制器10根据地址信号从闪存阵列12中选取该地址信号对应的存储单元，并直接对该存储单元的当前编程配置参数进行设定，可设定当前编程配置参数中的编程并行度、编程电压和/或编程加压时间，编程控制器10通过设定后的编程配置参数对闪存阵列12进行编程操作，以及将设定后的编程电压发送到电压调节器11。电压调节器11接收编程控制器10发送的设定后的编程电压，并根据设定后的编程电压进行电压调节，调节完成后，反馈完成信息至编程控制器10，此时电压调节器11施加在存储单元的编程电压为设定后的编程电压。闪存阵列12由编程控制器10进行编程控制。 由此可见，现有技术中的编程控制器10只能根据设定的编程配置参数对闪存阵列进行编程，无法解决随着快闪存储器中的晶体管逐渐老化，导致存储芯片的编程性能逐渐降低的问题。
技术实现思路
本技术提供一种快闪存储器，能够始终保持高性能的编程能力，具有在编程效率衰退时及时调整、缩短编程时间、提高编程效率的优势，以及可多次调整编程配置参数，达到延长使用寿命、优化编程性能的有益效果。 本技术提供了一种快闪存储器，包括:编程控制电路、编程监控电路、电压调节电路和闪存阵列； 所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接； 所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接； 所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接； 所述编程监控电路包括:数据读取电路、比较电路、调节电路和控制电路，其中，所述数据读取电路的第一输入端与所述编程控制电路的第一输出端连接、第二输入端与所述电压调节电路的第一输出端连接、第一输出端与所述比较电路的输入端连接，所述比较电路的输出端与所述调节电路的第一输入端连接，所述调节电路的输出端与所述控制电路的输入端连接，所述控制电路的第一输出端与所述编程控制电路的第一输入端连接、第二输出端与所述电压调节电路的第一输入端连接； 所述数据读取电路，用于读取所述闪存阵列中第一存储单元的所述编程性能参数； 所述比较电路，用于比较所述第一存储单元的编程性能参数是否超过预设阈值； 所述调节电路，用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的所述第一编程配置参数进行调节，以形成所述第二编程配置参数，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块； 所述控制电路，用于向所述编程控制电路和/或所述电压调节电路输出所述第二编程配置参数。 进一步地，所述数据读取电路还用于读取所述闪存阵列中第一存储单元的所述第一编程配置参数； 所述数据读取电路的第二输出端与所述调节电路的第二输入端连接。 进一步地，所述编程控制电路，用于通过地址信息，从所述闪存阵列中选取与所述地址信息对应的第一存储单元，并将所述第一存储单元的编程性能参数和第一编程配置参数发送至所述编程监控电路，以及记录所述编程监控电路发送的第二编程配置参数，并根据所述第二编程配置参数对所述第一存储单元所在的闪存区块中的存储单元进行编程； 所述电压调节电路，用于接收所述第二编程配置参数，并根据所述第二编程配置参数对所述闪存区块中的存储单元进行编程电压调节，将该编程电压调节的完成信息反馈至所述编程监控电路，以及将该编程电压调节后的电压发送至所述闪存阵列中的所述闪存区块进行编程； 所述闪存阵列，用于接受所述编程控制电路的编程控制和所述电压调节电路的编程电压控制，其中，所述闪存阵列包括至少一个闪存区块。 进一步地，所述编程性能参数包括编程时间和/或编程次数。 进一步地，所述第一编程配置参数包括编程并行度、编程电压和编程加压时间中的任一或其组合。 进一步地，调节所述第一存储单元的第一编程配置参数，包括: 调节所述第一存储单元的编程并行度、编程电压和编程加压时间中的任一或其组八口 ο 进一步地，所述调节电路，具体包括:判断电路、逻辑电路、第一编程调节电路、第二编程调节电路和第三编程调节电路； 所述判断电路的第一输入端与所述比较电路的输出端连接、第二输入端与所述数据读取电路的第二输出端连接、输出端与所述逻辑电路的输入端连接，所述逻辑电路的输出端分别与所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输入端连接，所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输出端与所述控制电路的输入端连接； 所述判断电路，用于判断所述目标存储单元的编程并行度是否小于最大编程并行度，所述目标存储单元的编程电压是否小于最大编程电压，以及所述目标存储单元的编程加压时间是否小于最长编程加压时间； 所述逻辑电路用于在所述目标存储单元的编程并行度小于最大编程并行度时，选择所述第一编程调节电路进行调节；用于在所述目标存储单元的编程电压小于最大编程电压时，选择所述第二编程调节电路进行调节；以及用于在所述目标存储单元的编程加压时间小于最长编程加压时间时，选择所述第三编程调节电路进行调节； 所述第一编程调节电路用于对所述目标存储单元的编程并行度进行调节； 所述第二编程调节电路用于对所述目标存储单元的编程电压进行调节； 所述第三编程调节电路用于对所述目标存储单元的编程加压时间进行调节。 本技术提供的一种快闪存储器，通过编程控制电路选取与地址信号对应的第一存储单元，并获取第一存储单元的编程性能参数，编程监本文档来自技高网...

【技术保护点】
一种快闪存储器，其特征在于，包括：编程控制电路、编程监控电路、电压调节电路和闪存阵列；所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接；所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接；所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接；所述编程监控电路包括：数据读取电路、比较电路、调节电路和控制电路，其中，所述数据读取电路的第一输入端与所述编程控制电路的第一输出端连接、第二输入端与所述电压调节电路的第一输出端连接、第一输出端与所述比较电路的输入端连接，所述比较电路的输出端与所述调节电路的第一输入端连接，所述调节电路的输出端与所述控制电路的输入端连接，所述控制电路的第一输出端与所述编程控制电路的第一输入端连接、第二输出端与所述电压调节电路的第一输入端连接；所述数据读取电路，用于读取所述闪存阵列中第一存储单元的所述编程性能参数；所述比较电路，用于比较所述第一存储单元的编程性能参数是否超过预设阈值；所述调节电路，用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的所述第一编程配置参数进行调节，以形成所述第二编程配置参数，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块；所述控制电路，用于向所述编程控制电路和/或所述电压调节电路输出所述第二编程配置参数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张赛，胡洪，张建军，付永庆，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：新型
国别省市：北京;11