一种制造快闪存储器的方法技术

本发明专利技术公开了一种制造快闪存储器的方法，所述快闪存储器包括单元区域和围绕所述单元区域的周边区域，所述方法包括：在衬底上形成隧道氧化物层、浮栅多晶硅层和掩模氮化物层组成的叠层结构；在所述单元区域和周边区域中分别形成第一隔离区和第二隔离区；刻蚀所述第一隔离区和第二隔离区达第一预定位置；刻蚀所述第一隔离区达第二预定位置；去除所述掩模氮化物层；刻蚀所述第一隔离区和第二隔离区分别达第三预定位置和第四预定位置。本发明专利技术能够提高快闪存储器的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
随着闪存器件尺寸的缩小，器件的单元的尺寸也相应缩小，造成单元间的干扰现象非常严重。为减小这些干扰现象，需要对单元内隔离区的高度进行精密的控制。同时，器件的浮动栅极需要保持一定的高度，这就对隔离区的填充能力提出了很高的要求。现有的制造快闪存储器的方法是在衬底上形成有源区和隔离区之后，直接去除掩模氮化物层，然后再刻蚀隔离区。但是，现有的制造快闪存储器的方法在后续利用干法刻蚀隔离区内填充的绝缘材料时，浮动栅极的高度会相应被降低，并且对隔离区内填充的绝缘材料进行单一步骤的刻蚀，很难控制隔离区的高度。
技术实现思路
本专利技术的目的在于提出，以提高快闪存储器的性能。本专利技术提供了，所述方法包括:在衬底上形成隧道氧化物层、浮栅多晶硅层和掩模氮化物层组成的叠层结构；在所述单元区域和周边区域中分别形成第一隔离区和第二隔离区；刻蚀所述第一隔离区和第二隔离区达第一预定位置，其中，所述第一预定位置高于所述浮栅多晶硅层的上表面；刻蚀所述第一隔离区达第二预定位置，其中，所述第二预定位置介于所述浮栅多晶硅层的上下表面之间；去除所述掩模氮化物层；刻蚀所述第一隔离区和第二隔离区分别达第三预定位置和第四预定位置，其中，所述第三预定位置介于所述浮栅多晶硅层的上下表面之间，且低于所述第二预定位置，所述第四预定位置与所述浮栅多晶硅层的上表面持平。本专利技术提出了，通过对单元内隔离区进行多次刻蚀来精密的控制隔离区的高度，能够减小单元间的干扰现象，并且通过调整去除掩模氮化物层的步骤和工艺，能够保证浮栅多晶硅层高度，进而提高产品良率和快闪存储器的性能。【附图说明】图1是本专利技术实施例提供的制造快闪存储器的方法的流程图；图2a_图2f是本专利技术实施例提供的制造快闪存储器的方法对应的结构图。图中的附图标记所分别指代的技术特征为:201、衬底；202、隧道氧化物层；203、浮栅多晶娃层；204、掩模氮化物层；205、第一隔离区；206、第二隔离区。【具体实施方式】为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。图1是本专利技术实施例提供的制造快闪存储器的方法的流程图。如图1所示，本专利技术实施例提供的方法包括:步骤101，在衬底上形成隧道氧化物层、浮栅多晶硅层和掩模氮化物层组成的叠层结构。图2a是本专利技术实施例提供的制造快闪存储器的方法在本步骤中对应的结构图。参照图2a，在衬底201上形成隧道氧化物层202、浮栅多晶硅层203和掩模氮化物层204组成的叠层结构。步骤102，在所述单元区域和周边区域中分别形成第一隔离区和第二隔离区。图2b是本专利技术实施例提供的制造快闪存储器的方法在本步骤中对应的结构图。参照图2b，在所述单元区域和周边区域中分别形成第一隔离区205和第二隔离区206。在本实施例中，可选的，在所述单元区域和周边区域中分别形成第一沟槽和第二沟槽，其中，所述第一沟槽和第二沟槽贯穿所述叠层结构并延伸进衬底201中；在所述第一沟槽和第二沟槽中填充绝缘材料以分别形成第一隔离区205和第二隔离区206，其中，由隔离区隔开的衬底为有源区。可选的，形成所述第一沟槽和第二沟槽的工艺为自对准工艺；在所述填充绝缘材料之后，采用化学机械研磨工艺对所述绝缘材料进行平坦化处理，以使所述第一隔离区205和第二隔离区206的高度相同。步骤103，刻蚀所述第一隔离区和第二隔离区达第一预定位置。图2c是本专利技术实施例提供的制造快闪存储器的方法在本步骤中对应的结构图。参照图2c，刻蚀所述第一隔离区205和第二隔离区206达第一预定位置。其中，所述第一预定位置高于所述浮栅多晶硅层203的上表面。在本实施例中，可选的，所述刻蚀所述第一隔离区205和第二隔离区206达第一预定位置采用的方法为干法刻蚀。具体的，以掩模氮化物层为掩模，去除所述第一沟槽和第二沟槽中的部分绝缘材料达所述第一预定位置。优选的，在进行上述刻蚀之后，所述第一隔离区506和第二隔离区206的高度略高于所述浮栅多晶硅层203的上表面。步骤104，刻蚀所述第一隔离区达第二预定位置。图2d是本专利技术实施例提供的制造快闪存储器的方法在本步骤中对应的结构图。参照图2d，刻蚀所述第一隔离区205达第二预定位置。其中，所述第二预定位置介于所述浮栅多晶硅层203的上下表面之间。在本实施例中，可选的，所述刻蚀所述第一隔离区205达第二预定位置，包括:遮蔽所述周边区域，利用干法刻蚀去除所述第一沟槽中的部分绝缘材料。其中，周边区域需要借助掩模板来遮蔽，遮蔽所述周边区域的目的是保护周边区域不被刻蚀。另外，在所述刻蚀所述第一隔离区达第二预定位置之后，依次采用灰化和湿法去除光刻胶，其中，湿法的药液为硫酸和双氧水的混合液。步骤105，去除所述掩模氮化物层。图2e是本专利技术实施例提供的制造快闪存储器的方法在本步骤中对应的结构图。去除图2d中的掩模氮化物层204，得到如图2e所示的结构当前第1页1 2 本文档来自技高网...

【技术保护点】
一种制造快闪存储器的方法，所述快闪存储器包括单元区域和围绕所述单元区域的周边区域，其特征在于，包括：在衬底上形成隧道氧化物层、浮栅多晶硅层和掩模氮化物层组成的叠层结构；在所述单元区域和周边区域中分别形成第一隔离区和第二隔离区；刻蚀所述第一隔离区和第二隔离区达第一预定位置，其中，所述第一预定位置高于所述浮栅多晶硅层的上表面；刻蚀所述第一隔离区达第二预定位置，其中，所述第二预定位置介于所述浮栅多晶硅层的上下表面之间；去除所述掩模氮化物层；刻蚀所述第一隔离区和第二隔离区分别达第三预定位置和第四预定位置，其中，所述第三预定位置介于所述浮栅多晶硅层的上下表面之间，且低于所述第二预定位置，所述第四预定位置与所述浮栅多晶硅层的上表面持平。

【技术特征摘要】

【专利技术属性】
技术研发人员：于法波，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11