ＳＯＮＯＳ快闪存储器的制作方法技术

一种ＳＯＮＯＳ快闪存储器的制作方法，包括：提供依次具有介质层－捕获电荷层－介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层的半导体衬底；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶硅层和介质层－捕获电荷层－介质层的三层堆叠结构，直至暴露出半导体衬底，形成开口；通过开口在半导体衬底内形成源极和漏极；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，沿字线方向刻蚀第二多晶硅层，直至暴露介电层；进行１０至２０秒的快速热退火。本方法去除在介电层的侧壁以及第一多晶硅层之间产生多晶硅残留，防止漏电流发生。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作方法，尤其是一种SONOS快闪存储器的制 作方法。
技术介绍
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储 器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在 电中断时仍可保存其数据。与其它的非易失性存储技术(例如，磁盘驱动器) 相比，非易失性半导体存储器相对较小。因此，非易失性存储器已广泛地应 用于移动通信系统、存储卡等。近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构 的非易失性存储器，即SONOS快闪存储器。SONOS快闪存储器具有很薄的单 元，其便于制造且容易结合至例如集成电路的外围区域(peripheral region)和/ 或逻辑区域(logic region)中。现有技术中SONOS快闪存储器的制作方法参考附图1至附图7所示，其 中附图7还包括附图7A至附图7C，首先，参考附图1，提供半导体村底200， 并在所述半导体衬底200上形成介质层-捕获电荷层-介质层的三层堆叠结 构210，所述三层堆叠结构210包括形成在半导体衬底200上的介质层210a, 形成在介质层210a上的捕获电荷层210b以及形成在210b上的介质层210c。参考附图2所示，在三层堆叠结构210上依次形成第一多晶硅层220和 腐蚀阻挡层230，并在腐蚀阻挡层230上形成光刻胶层280,并曝光、显影光 刻胶层280形成开口，以光刻胶为掩膜，依次刻蚀腐蚀阻挡层230、第一多晶 硅层220以及介质层-捕获电荷层-介质层的三层堆叠结构210,直至曝露出半导体衬底200，所述光刻胶开口的位置与半导体衬底200内需要形成源极和 漏极的位置相对应。参考附图3所示，以光刻胶层280为掩膜，在半导体衬底200中进行离 子注入，形成源极240和漏极250。参考附图4所示，去除光刻胶层280,并 在源4及240和漏4及250区域对应的半导体衬底200上以及腐蚀阻挡层230的 表面形成介电层260,并采用化学机械抛光工艺平坦化介电层260，直至完全 曝露出腐蚀阻挡层230的表面。参考附图5所示，去除腐蚀阻挡层230，只留下第一多晶硅层220。参考 附图6所示，在第一多晶硅层220以及介电层260上形成第二多晶硅层270, 第二多晶硅层270的厚度应该完全覆盖介电层260。参考附图7所示，在第二 多晶硅层270上形成光刻胶层(图中未示出)，并曝光显影所述光刻胶层形成 开口，并以光刻胶为掩膜，刻蚀第二多晶硅层270,使第二多晶硅层270将 SONOS快闪存储器的各个栅极结构连接起来，形成字线，刻蚀第二多晶硅层 270之后， 一般会进行快速热退火工艺，以修复刻蚀第二多晶硅层270过程中 对多晶硅层的晶格损伤，所述快速热退火工艺为在700至120(TC的工艺条 件下退火4至7秒，最后，去除所述光刻胶层。最后，本专利技术形成的SONOS快闪存储器的结构如图7以及7A、 7B和7C所 示，其中，图7是本专利技术形成S0N0S快闪存储器的俯视图；图7A、 7B和7C分 别为图7所示快闪存储器在A-A、 B-B、 C-C方向的截面结构示意图。其中 A-A为存储器的位线方向，B-B以及C-C为存储器的字线方向。从附图7A 和附图7C可以看出，在介电层260侧壁以及第 一多晶硅层220侧壁形成多晶硅 残留290，残留的多晶硅290会导致存储单元之间发生短路。专利号为US6797565的美国专利也提供了 一种SONOS存储器的制作工 艺，与附图1至7描述的现有技术相同，在刻蚀第二多晶硅层形成字线的过程中，也会在介电层侧壁以及第一多晶硅层侧壁形成多晶硅残留，导致不同存 储单元之间产生短路的现象。
技术实现思路
本专利技术解决的问题是现有技术制作SONOS快闪存储器的方法会在不同 存储单元之间存在多晶硅残留，导致不同存储单元之间短路的缺陷。为解决上述问题，本专利技术提供一种SONOS快闪存储器的制作方法，包括 提供依次具有介质层-捕获电荷层-介质层的三层堆叠结构、第一多晶硅层 以及腐蚀阻挡层的半导体衬底；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶 硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直至暴露出半导体衬 底，形成开口；通过开口在半导体衬底内形成源极和漏极；在开口内以及腐 蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐 蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，沿字线方向 刻蚀第二多晶硅层，直至暴露介电层；进行10至20秒的快速热退火。与现有技术相比，本专利技术具有以下优点采用本专利技术所述的工艺方法， 在第一多晶硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述 第二多晶硅层，直至暴露介电层之后，进行10至20秒的快速热退火，可以 将介电层的侧壁以及第一多晶硅层侧壁产生的多晶硅残留氧化成氧化硅，因 此，原来介电层侧壁的多晶硅残留氧化成氧化硅层，第一多晶硅层之间的多 晶硅残留也会被氧化成氧化硅，防止漏电流发生，提高了形成的SONOS快闪 存储器的性能。同时，虽然会对第一多晶硅层的侧壁和第二多晶硅层的侧壁 也会产生一定的氧化作用，产生厚度在40埃左右的氧化硅层，由于厚度较小， 而且在第 一 多晶硅层和第二多晶硅层的外侧壁，因此不会对第 一 多晶硅层和 第二多晶硅层的电连接性能产生影响。附图说明图1至图6是现有技术形成SONOS快闪存储器的制作方法工艺流程不同 步骤的截面结构示意图；图7是现有技术形成的SONOS快闪存储器的俯视图；图7A、 7B和7C分别为图7所示快闪存储器在A-A、 B-B、 C-C方 向的截面结构示意图；图8至图13为本专利技术所述SONOS快闪存储器的制作方法工艺流程不同 步骤沿字线方向的截面结构示意图；图14是本专利技术具体实施方式形成的SONOS快闪存储器的俯视图；图14A、 14B和14C分别为图14所示快闪存储器在A-A、 B-B、 C-C方向的截面结构示意图；图15是现有技术形成的SONOS快闪存储器的短路电性测试结果图；图16为本专利技术具体实施方式制作的SONOS快闪存储器的短路电性测试 结果图。具体实施方式下面结合附图对本专利技术的具体实施方式做详细的说明。本专利技术仅仅对快 存存储器的一个存储单元进行描述，其外围电路的结构以及形成工艺与现有 技术相同，具体形成工艺可参考专利号为US6797565的美国专利，在此不做 进一步的描述。本专利技术的本质在于提供一种SONOS快闪存储器的制作方法，在第一多晶 硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅 层，直至暴露介电层之后，进行10至20秒的快速热退火，可以将介电层的 侧壁以及第一多晶硅层侧壁产生的多晶硅残留氧化成氧化硅，因此，原来介 电层側壁的多晶硅残留氧化成氧化硅层，第 一多晶硅层之间的多晶硅残留也会被氧化成氧化硅，防止漏电流发生，提高了形成的SONOS快闪存储器的性能。首先，本专利技术提供一种SONOS快闪存储器的制作方法，包括如下步骤 提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层 的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层；沿位线方向依次刻蚀腐蚀 阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直 至暴露出半导体衬底，形成开口；通过本文档来自技高网...

【技术保护点】
一种ＳＯＮＯＳ快闪存储器的制作方法，其特征在于，包括如下步骤：提供半导体衬底，所述半导体衬底上依次具有介质层－捕获电荷层－介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶硅层和介质层－捕获电荷层－介质层的三层堆叠结构，直至暴露出半导体衬底，形成开口；通过开口进行离子注入，在半导体衬底内形成源极和漏极；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅层，直至暴露介电层；进行１０至２０秒的快速热退火。

【技术特征摘要】
1. 一种SONOS快闪存储器的制作方法，其特征在于，包括如下步骤提供半导体衬底，所述半导体衬底上依次具有介质层-捕获电荷层-介质层的三层堆叠结构、第一多晶硅层以及腐蚀阻挡层；沿位线方向依次刻蚀腐蚀阻挡层、第一多晶硅层和介质层-捕获电荷层-介质层的三层堆叠结构，直至暴露出半导体衬底，形成开口；通过开口进行离子注入，在半导体衬底内形成源极和漏极；在开口内以及腐蚀阻挡层上形成介电层，并进行平坦化处理直至曝露出腐蚀阻挡层；去除腐蚀阻挡层；在第一多晶硅层以及介电层表面形成第二多晶硅层，并沿字线方向刻蚀所述第二多晶硅层，直至暴露介电层；进行10至20秒的快速热退火。2. 根据权利要求1所述SONOS快闪存储器的制作方法，其特征在于，进行 ...

【专利技术属性】
技术研发人员：徐丹，蔡信裕，仇圣棻，孙鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]