快闪存储器及其制造方法技术

一种快闪存储器的制造方法，此方法先于基底上形成穿隧介电层、导体层与掩模层，并图案化此掩模层以形成暴露部分导体层的开口。接着，于暴露的部分导体层上形成氧化层，此氧化层将导体层分隔成块状。在移除氧化层后，于开口内形成栅间介电层，并形成填满开口的控制栅极。于控制栅极上形成顶盖层后，移除掩模层。以此顶盖层为掩模，移除部分导体层，而于控制栅极下方形成二浮置栅极。之后，于基底上形成绝缘层，并于控制栅极两侧的基底中形成源极区／漏极区。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，特别是涉及一种。
技术介绍
存储器，顾名思义便是用以储存数据或数据的半导体元件。当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制造容量大且便宜的存储器以满足这种需求的趋势，制作存储器元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。举例来说，快闪存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。典型的快闪存储器元件，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，其中包括以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接。而控制栅极则与字线(Word Line)相连接。此外还包括穿隧氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate Dielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。一般而言，此种堆栈式快闪存储器的浮置栅极与控制栅极是使用光刻蚀刻工艺定义出来的。然而，使用光刻蚀刻工艺工艺定义浮置栅极与控制栅极，不但工艺较为复杂，而且光刻工艺会有所谓临界尺寸的限制，而使元件线宽无法进一步的缩小，而产生无法增加元件集成度的问题。另一方面，在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，通常浮置栅极与控制栅极之间的栅极耦合率(Gate Couple Ratio，GCR)越大，其操作所需的工作电压将越低。而提高栅极耦合率(Gate CoupleRatio，GCR)的方法包括增加栅间介电层的电容或减少穿遂氧化层的电容。其中，增加栅间介电层电容的方法为增加控制栅极层与浮置栅极之间所夹的面积。对于这种尺寸变小而控制栅极层与浮置栅极之间所夹的面积却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。
技术实现思路
有鉴于此，本专利技术的目的为提供一种，利用自行对准的方式形成浮置栅极与选择栅极，因此工艺简单，而可以减低成本。本专利技术的另一目的为提供一种，可以增加浮置栅极与控制栅极之间的栅极耦合率，而提高元件效能与产品成品率。本专利技术提供一种快闪存储器的制造方法，此方法先提供基底，并于此基底中形成掺杂区。然后，于基底上依序形成第一介电层、第一导体层与掩模层，其中第一导体层的材料至少包括掺杂多晶硅，并图案化此掩模层以形成暴露部分第一导体层的开口。接着，进行热氧化工艺，以于暴露的部分第一导体层上形成氧化层。在移除氧化层，以暴露出该基底后，图案化第一导体层，使第一导体层分割成块状。于开口内形成第二介电层。接着，于基底上形成填满开口的第二导体层。移除掩模层及掩模层下方的部分第一导体层而暴露出部分基底，而于第二导体层下方形成二第三导体层。之后，于基底上形成绝缘层，并于第二导体层两侧的基底中形成源极区/漏极区。在上述的快闪存储器的制造方法中，包括于基底中形成一掺杂区，且于基底中形成掺杂区的步骤为在移除氧化层的步骤后进行。在上述的快闪存储器的制造方法中，移除掩模层及掩模层下方的部分第一导体层而暴露出部分基底，而于第二导体层下方形成二第三导体层的步骤是先于第二导体层上形成顶盖层。然后，移除掩模层，以暴露出部分第一导体层，并以顶盖层为掩模，移除部分第一导体层，而于第二导体层下方形成二第三导体层。在上述的快闪存储器的制造方法中，于第二导体层上形成顶盖层的方法包括热氧化法。第二导体层包括控制栅极。第二导体层的材料包括掺杂多晶硅。二第三导体层包括浮置栅极。在上述的快闪存储器的制造方法中，移除氧化层的方法包括以氢氟酸作为蚀刻剂。掩模层的材料包括氮化硅。第二介电层的材料包括氧化硅/氮化硅/氧化硅。第一介电层的材料包括氧化硅。氧化层与第一导体层的结成圆弧状。本专利技术的快闪存储器的制造方法，在形成浮置栅极时是采用自行对准的方式形成的，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。而且，控制栅极是直接于基底上形成填满开口的一层导体材料层后，利用化学机械研磨法或回蚀刻法移除开口以外的部分导体层直到暴露掩模层而形成之，在形成控制栅极的过程中，同样没有使用到光刻技术，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。本专利技术又提供一种快闪存储器的制造方法，此方法先提供基底，并于此基底上依序形成第一介电层、第一导体层与第一掩模层，其中第一导体层的材料至少包括掺杂多晶硅。接着，图案化第一掩模层、导体层、第一介电层与基底，以于基底中形成多个沟槽。然后，于沟槽中填入一绝缘层，而形成排列成阵列形式多个元件隔离结构，以定义出平行排列并往第一方向延伸的多个第一有源区与平行排列并往第二方向延伸的多个第二有源区。第一方向与第二方向交错。于第一有源区的基底中分别形成多个掺杂区。图案化第一掩模层以形成多个开口，这些开口至少暴露部分第一有源区上的第一导体层。接着，进行一热氧化工艺，以于暴露的部分第一导体层上形成氧化层。移除氧化层，以暴露出基底后，图案化第一导体层，使第一导体层分割成块状。于开口内分别形成第二介电层。然后，于基底上形成分别填满开口的多个第二导体层作为控制栅极，并于第二导体层上分别形成顶盖层。移除第一掩模层，以暴露出部分第一导体层后，以顶盖层为掩模，移除部分第一导体层，而分别于第二导体层下方形成多个浮置栅极，在每四个元件隔离结构所定义出的第一有源区中形成有二浮置栅极，且掺杂区分别形成于二浮置栅极之间。于该基底上形成绝缘层后，于第二导体层两侧的基底中分别形成一源极区/漏极区。于基底上形成多个导电插塞，分别电连接源极区/漏极区。在上述的快闪存储器的制造方法中，形成元件隔离结构之后，还包括于基底上形成第二掩模层。于基底中形成掺杂区的步骤为在移除氧化层的步骤后进行。在上述的快闪存储器的制造方法中，第二介电层的材料包括氧化硅/氮化硅/氧化硅。第一介电层的材料包括氧化硅。第二导体层的材料包括掺杂多晶硅。移除氧化层的方法包括以氢氟酸作为蚀刻剂。氧化层与第一导体层的结成圆弧状。本专利技术的快闪存储器的制造方法，在形成浮置栅极时是采用自行对准的方式形成的，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。而且，控制栅极是直接于基底上形成填满开口的一层导体材料层后，利用化学机械研磨法或回蚀刻法移除开口以外的部分导体层直到暴露掩模层而形成之，在形成控制栅极的过程中，同样没有使用到光刻技术，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。本专利技术提供一种快闪存储器，此快闪存储器包括基底、穿隧介电层、二浮置栅极、控制栅极、栅间介电层、掺杂区、源极/漏极区。穿隧介电层设置于基底上。二浮置栅极设置于穿隧介电层上，此二浮置栅极的剖面略成一斜面相对的二个直角三角形，且二浮置栅极之间会暴露出基底。控制栅极设置于二浮置栅极上。栅间介电层设置于控制栅极与二浮置栅极之间，且隔开二浮置栅极。掺杂区设置于二浮置栅极间的基底中。源极/漏极区设置于控制栅极两侧的基底中。在上述的快闪存储器中，二个直角三角形的斜面具有一下凹的表面。栅间介电层的材料包括氧化硅/氮化硅/氧化硅。穿隧介电层的本文档来自技高网...

【技术保护点】
一种快闪存储器的制造方法，该方法包括：提供一基底；于该基底上依序形成一第一介电层、一第一导体层与一掩模层，其中该第一导体层的材料至少包括掺杂多晶硅；图案化该掩模层以形成暴露部分该第一导体层的一开口；进行一热氧化工艺，以于暴露的部分该第一导体层上形成一氧化层；移除该氧化层，以暴露出该基底；于该开口内形成一第二介电层；于该基底上形成填满该开口的一第二导体层；移除该掩模层及该掩模层下方的部分该第一导体层以暴露出部分该基底，而于该第二导体层下方形成二第三导体层；于该基底上形成一绝缘层；以及于该第二导体层两侧的该基底中形成一源极区／漏极区。

【技术特征摘要】

【专利技术属性】
技术研发人员：庄怡君，许正源，潘瑞彧，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]