非挥发性存储单元及其制造方法以及其操作方法技术

一种非挥发性存储单元，包括配置在基底上的一选择栅极，配置在选择栅极的一侧壁上的浮置栅极间隙壁，配置在选择栅极与浮置栅极间隙壁之间的栅间介电层，配置在浮置栅极间隙壁与基底之间的穿隧层，配置在浮置栅极间隙壁侧边的基底中的源极区，配置在选择栅极的另一侧壁的侧边的基底中的漏极区。

【技术实现步骤摘要】

本专利技术涉及一种存储器元件及其制造方法以及其操作方法，特别是涉及一种。
技术介绍
非挥发性存储器由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点。因此，已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。典型的非挥发性存储器元件以掺杂多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以栅间介电层相隔，且浮置栅极与基底间以穿隧层相隔。当对存储器进行写入(Write)数据的操作时，通过于控制栅极、源极区与漏极区施加偏压，以使电子注入浮置栅极中。当在读取存储器中的数据时，于控制栅极上施加工作电压，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关，且通过此通道的开/关来作为判读数据值为“0”或“1”的依据。当存储器在进行数据的抹除(Erase)时，将基底、源极区、漏极区或控制栅极的相对电位提高，以利用穿隧效应使电子由浮置栅极穿过穿隧层而排至基底中(即Substrate Erase)，或是穿过栅间介电层而排至控制栅极中。然而，在抹除闪存中的数据时，由于从浮置栅极排出的电子数量不易控制，因此易使浮置栅极排出过多电子而带有正电荷，此现象称之为过度抹除(Over-Erase)。当此过度抹除现象太过严重时，会使浮置栅极下方的通道在控制栅极未施加工作电压时，即呈现持续导通的状态，而导致数据的误判。于是，为了解决元件过度抹除的问题，许多存储器会采用分离栅极(Split Gate)的设计。其结构特征除了控制栅极与浮置栅极之外，还具有位于控制栅极与浮置栅极侧壁、基底上方的选择栅极间隙壁。其中，此选择栅极间隙壁与控制栅极、浮置栅极和基底之间以另一层栅间介电层相隔。如此当过度抹除现象太过严重时，亦即浮置栅极下方通道在控制栅极未施加工作电压状态下即呈现导通的状态时，选择栅极间隙壁下方的通道仍能保持关闭状态。亦即选择栅极间隙壁的关闭，会使得漏极区与源极区呈现非导通的状态，如此能防止数据的误判。值得一提的是，由于一般选择栅极间隙壁的材料亦同样采用掺杂多晶硅，因此为了增加导电性，可以在其上方形成硅化金属层。不过，因为选择栅极间隙壁的结构为一间隙壁形式，即剖面近似三角形，所以硅化金属层不易形成于其上。而且，在进行单一存储单元操作时，此存储单元亦可能受到相邻存储单元的位干扰，而造成数据的误判。另外，此具有选择栅极间隙壁的非挥发性存储器，在工艺上，亦有工艺步骤繁琐、工艺成本偏高等等的问题。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种非挥发性存储单元的制造方法，以简化工艺，从而降低成本。本专利技术的再一目的是提供一种非挥发性存储单元，以有效降低选择栅极的阻值。本专利技术的又一目的是提供一种非挥发性存储单元的操作方法，以减少操作时存储单元之间的相互干扰。本专利技术提出一种非挥发性存储单元的制造方法，此方法先提供基底。然后，于基底上形成图案化的掩模层，此图案化的掩模层具有第一开口以及位于第一开口侧边的二个第二开口。之后，至少于第一开口表面形成穿隧层。接着，于第一开口侧壁形成一对导体间隙壁。继之，于此对导体间隙壁之间的基底中形成源极区。然后，于第一开口与第二开口中填入绝缘层。之后，移除图案化的掩模层，以于第一开口与第二开口的这些绝缘层之间形成第三开口与第四开口。接着，于第三开口与第四开口表面形成栅间介电层，以至少覆盖此对导体间隙壁的裸露的部分。继之，于第三开口与第四开口中分别填入导体层。然后，移除第二开口中的绝缘层，而暴露出导体层的一侧壁。之后，于导体层暴露的侧壁形成一绝缘间隙壁。接着，于此绝缘间隙壁侧边的基底中形成源极区。依照本专利技术的优选实施例所述的非挥发性存储单元的制造方法，其中在形成漏极区之后，还可以进行一金属硅化步骤，以于导体层顶面形成硅化金属层。依照本专利技术的优选实施例所述的非挥发性存储单元的制造方法，上述形成导体间隙壁的方法例如是先于基底上形成导体材料层。然后，移除部分的导体材料层，而于第一开口与第二开口的侧壁形成多对导体间隙壁，上述移除部分导体材料层的方法包括进行一各向异性蚀刻工艺。之后，于基底上形成图案化的光致抗蚀剂层，此图案化的光致抗蚀剂层暴露出第二开口。接着，移除第二开口中的导体间隙壁，其中移除的方法包括各向同性蚀刻工艺。继之，移除图案化的光致抗蚀剂层。依照本专利技术的优选实施例所述的非挥发性存储单元的制造方法，上述形成栅间介电层的方法例如是先进行清洗步骤，然后再进行高温热氧化步骤。而且，在清洗步骤之后，绝缘层会覆盖住部分的导体间隙壁，而使导体间隙壁的顶角暴露出来。依照本专利技术的优选实施例所述的非挥发性存储单元的制造方法，上述的导体间隙壁的最高点低于掩模层顶面。本专利技术提出一种非挥发性存储单元，此存储单元由选择栅极、浮置栅极间隙壁、栅间介电层、穿隧层、源极区与漏极区所构成。其中，选择栅极配置在基底上。浮置栅极间隙壁配置在选择栅极的一侧壁上。栅间介电层配置在选择栅极与浮置栅极间隙壁之间。穿隧层配置在浮置栅极间隙壁与基底之间。源极区配置在浮置栅极间隙壁侧边的基底中。漏极区配置在选择栅极的另一侧壁的侧边的基底中。依照本专利技术的优选实施例所述的非挥发性存储单元，还包括一硅化金属层配置在选择栅极上。依照本专利技术的优选实施例所述的非挥发性存储单元，上述的浮置栅极间隙壁的最高点低于选择栅极顶面，而选择栅极顶角凸出至浮置栅极间隙壁的上方。依照本专利技术的优选实施例所述的非挥发性存储单元，上述的选择栅极、浮置栅极间隙壁、栅间介电层、穿隧层、漏极区构成一第一存储单元，且还包括一第二存储单元以该第一存储单元为镜像的方式，配置于基底上，而且第一存储单元与第二存储单元共享上述的源极区。本专利技术提出一种非挥发性存储单元的操作方法，此非挥发性存储单元至少包括配置在基底上的选择栅极，配置在选择栅极的一侧壁上的浮置栅极间隙壁，配置在浮置栅极间隙壁侧边的基底中的源极区，配置在选择栅极的另一侧壁的侧边的基底中的漏极区。此操作方法包括在进行程序化操作时，于源极区施加第一电压，于选择栅极施加第二电压，于漏极区施加第三电压，于基底施加一第四电压，以利用源极侧注入效应(Source-Side Injection，SSI)程序化浮置栅极间隙壁。依照本专利技术的优选实施例所述的非挥发性存储单元的操作方法，还包括在进行抹除操作时，于源极区施加第五电压，于选择栅极施加第六电压，于漏极区施加第七电压，于基底施加第八电压，以通过穿隧效应抹除储存于浮置栅极间隙壁中的电荷。依照本专利技术的优选实施例所述的非挥发性存储单元的操作方法，还包括在进行读取操作时，于源极区施加第九电压，于选择栅极施加第十电压，于漏极区施加第十一电压，于基底施加第十二电压，以读取储存于浮置栅极间隙壁中的电荷。由于本专利技术的非挥发性存储单元仅需形成导体间隙壁(浮置栅极)与导体层(选择栅极)，因此在工艺上较为简单。而且，由于导体层(选择栅极)为一膜层结构，而非现有的间隙壁，因此可以于其上形成硅化金属层，从而降低导体层的阻值。此外，在操作时，本专利技术的非挥发性存储单元更可有效地避免相邻存储单元的位干扰。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。附图说明图1A至图1J绘示为本文档来自技高网...

【技术保护点】
一种非挥发性存储单元的制造方法，包括：提供一基底；于该基底上形成一图案化的掩模层，该图案化的掩模层具有一第一开口以及位于该第一开口侧边的二第二开口；至少于该第一开口表面形成一穿隧层；于该第一开口侧壁形成一对导体间隙壁；于该对导体间隙壁之间的该基底中形成一源极区；于该第一开口与该些第二开口中填入多个绝缘层；移除该图案化的掩模层，以于该第一开口与该些第二开口的该些绝缘层之间形成一第三开口与一第四开口；于该第三开口与该第四开口表面形成一栅间介电层，以至少覆盖该对导体间隙壁的裸露的部分；于该第三开口与该第四开口中分别填入一导体层；移除该些第二开口中的该些绝缘层，而暴露出该导体层的一侧壁；于该导体层暴露的该侧壁形成一绝缘间隙壁；以及于该绝缘间隙壁侧边的该基底中形成一漏极区。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭辉宏，陈琮珑，许正源，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]