具有多形态材料的集成电路结构的制备方法技术

本发明专利技术涉及一种具有多形态材料的集成电路结构的制备方法，该方法首先形成前驱层于基板上，该前驱层在转换温度区间有具有相转换特性。之后，在第一温度下进行预定时间的第一热处理工艺，以便将该前驱层转换成具有预定晶相的多形态层，该第一温度高于该转换温度区间的上限。

【技术实现步骤摘要】

本专利技术涉及一种具有多形态(polymorphous)材料的集成电路结构的制备 方法，特别涉及一种使用快速热处理技术制备具有多形态材料的集成电路结 构，使得该多形态材料具有较低电阻的预定晶相。
技术介绍
多形态材料(例如硅化钛)已经成最广泛使用于集成电路的自行对准硅化 物应用的金属硅化物，其兼具低电阻、自行对准能力及相对较好的热稳定性。 然而，硅化钛在高温工艺中倾向团块化(agglomeration)为二种相C54相及 C49相，具有不同的结晶。相较于在较低温度下形成的C49亚稳相 (metastabe),硅化钛在高温下形成的C54相具有较低电阻及较好稳定性。使用广泛接受的已知工艺条件制备硅化钛时，首先形成较高电阻的C49 相。为了从较高电阻的C49相得到较低电阻的C54相，必须进行另一高温 回火工艺，其对金属硅化物或其它集成电路元件可能有不良影响，特别是对 较小线宽的工艺。例如，双重掺杂的多晶硅栅极结构对额外的热工艺相当敏 感，而高温回火工艺则为额外的热工艺。此外，氮化硅的剥离及破裂亦与额 外的热工艺有关。此外，快速热回火设备是用于进行硅化钛的热处理。大部分的快速热回 火机台均使用高温计做为温度传感器，其根据侦测物件的光学特性(例如发 射率、吸收率或反射率)而量测物件的温度。然而，物件的光学特性受到晶 片上薄膜的反射系数的影响。通过快速热回火而从较高电阻的C49相得到较 低电阻的C54相，导致物件必须经历相转换，其在升温过程中引起反射率与 发射率变化。由此可知，高温计无法准确地侦测实际温度，亦无法精确地控 制温度，因而温度过高现象发生，亦即晶片被过度加热。因此，需要一种不 会发生过度加热的C54相硅化钛的制备方法。Franciscus等人的美国专利US 6,121,061揭示一种在半导体处理室 (chamber)处理晶片的方法，其通过热偶计(PID控制器)控制温度，因而不受材料的相转换特性影响。亦即，现有技术并无解决材料的相转换特性所引起 的问题。
技术实现思路
本专利技术提供一种使用快速热处理技术制备具有多形态材料的集成电路 结构，使得该多形态材料具有较低电阻的预定晶相。本专利技术的集成电路结构的制备方法的一实施例，进行沉积工艺以形成前 驱层于基板上，该前驱层在转换温度区间有具有相转换特性。之后，在第一 温度下进行预定时间的第一热处理工艺，以便将该前驱层转换成具有预定晶 相的多形态层，该第 一温度高于该转换温度区间的上限。上文已经概略地存又述本专利技术的技术特征及优点，以使下文的本专利技术详细 描述得以获得较好了解。构成本专利技术的权利要求标的的其它技术特征及优点 将描述于下文。本专利技术所属
中具有通常知识者应可了解，下文揭示 的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或 工艺而实现与本专利技术相同的目的。本专利技术所属
中具有通常知识者亦 应可了解，这类等效的结构并无法脱离权利要求所提出的本专利技术的精神和范 围。附图说明通过阅读上文及下列的附图，本专利技术的技术特征及优点得以获得较好的 了解。图1至图4例示本专利技术的集成电路结构的制备方法的一实施例。主要元件符号说明10:集成电路结构 12:基板 14:含石圭层 16':多形态层 16:前驱层 18:钛层 20:氮化4太层 22:介面结构具体实施例方式图1至图4例示本专利技术的集成电路结构10的制备方法的一实施例。首 先进行沉积工艺以形成介面结构22于基板12上，该基板12具有含硅层14(例 如单晶硅层或多晶硅层)。该介面结构22可包含形成该含硅层14上的钛层 18以及形成于该钬层18上的氮化钛层20。特而言之，该含硅层14与该钛 层18反应而形成前驱层16于该基板12上，如图2所示。该前驱层16的一 实施例可为C49相硅化钛层，其包含钛及硅，且在转换温度区间(介于740 与770 。C之间)具有相转换特性。参考图3,在第一温度下进行预定时间(例如，至少3秒)的第一热处理 工艺，以便将该前驱层16转换成具有预定晶相的多形态层16'。该预定时间 的实施例可介于3至10秒之间；优选地，介于3至7秒之间；更优选地， 介于5至7秒之间。该第一温度高于770。C,其高于该转换温度区间(介于 740与770。C之间)的上限。特而言之，该第一热处理工艺将该前驱层18(具 有较高电阻的C49相硅化钛层)转换成具有较低电阻的C54相硅化钛层。该 第一热处理工艺的温度控制取决于将该前驱层16转换成具有何种特性。例 如，为了达成降低储存节点接触电阻的目的，该第一热处理工艺可在775至 800。C的温度区间进行；优选地，775至7卯。C的温度区间进行；更优选地， 777至783。C的温度区间进行。之后，在第二温度进行第二热处理工艺以便 致密化该介面结构22;若该第一温度为800。C，则该第二温度优选地为 810。C。参考图4,在777至783。C的渴度区间进行的第一热处理工艺可视为该 第二热处理工艺的预热(pre-soak)程序，该第二热处理(soak)工艺实质上在 810。C进行，用以致密化该介面结构。现有技术1及现有技术2并未使用预 热程序，亦即现有技术直接将C49相硅化钛层直接加热到810。C,因而发生 明显超过810。C的过热(overshooting)现象，其由C49相硅化钬层的相转换特 性造成且引起漏电问题。相对地，本专利技术通过在777至783。C的温度区间进 行的第一热处理工艺作为该第二热处理工艺(实质上在810°C进行)的预热程 序，且C49相硅化钛层的相转换完全在该第一热处理工艺中完成。因此，本 专利技术并无相转换特性造成的超过810°C的过热现象。该前驱层16的另一实施例包含钴及硅，且该第一热处理工艺可在介于6545与555。C的温度区间进行，以便将该前驱层16转换成硅化钴层。此外， 该前驱层16的另一实施例包含鴒及硅，且该第一热处理工艺可在介于597 与603°C的温度区间进行，以便将该前驱层16转换成硅化鴒层。此外，若 该前驱层16的另一实施例仅包含硅，且该第一热处理工艺可在低于580°C 的温度下进行，以便将该前驱层16转换成非晶硅层；相对地，若该前驱层 16的另一实施例仅包含硅，则该第一热处理工艺可在高于580。C的温度下 进行，以便将该前驱层16转换成多晶硅层。一般而言，本案的多形态材料可为任何具有相转移特性的材料。就本案 的目的而言，多形态材料可为(但不限于)下列材料钛、钴、钼、钒、鴒、 钽、铌、铬。上述金属材料一般均可采用沉积技术予以制备。此外，转换温 度区间取决于在快速热回火中的许多电阻变化的实验结果。在相转换过程 中，材料的电阻将持续增加。当该前驱层即将完全转换成该预定晶相时，其 电阻将减少且不受温度影响而改变直到团块化(agglomeration)。因此，在转 换温度区间的材料的电阻并不相同。本专利技术的
技术实现思路
及技术特点已揭示如上，然而本专利技术所属
中 具有通常知识者仍可能基于本专利技术的教示及揭示而作种种不背离本专利技术精 神的替换及修饰。因此，本专利技术的保护范围应不限于实施例所揭示者，而应 包括各种不背离本专利技术的替换及修饰，并为权利要求所涵盖。此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、设备、 制造、物质的成份、装置、方法或步本文档来自技高网...

【技术保护点】
一种集成电路结构的制备方法，包含：　形成前驱层于基板上，该前驱层在转换温度区间有具有相转换特性；以及　在第一温度下进行预定时间的第一热处理工艺，使该前驱层转换成预定晶相，该第一温度高于该转换温度区间的上限。

【技术特征摘要】
US 2008-5-28 12/128,4341.一种集成电路结构的制备方法，包含形成前驱层于基板上，该前驱层在转换温度区间有具有相转换特性；以及在第一温度下进行预定时间的第一热处理工艺，使该前驱层转换成预定晶相，该第一温度高于该转换温度区间的上限。2. 根据权利要求1的集成电路结构的制备方法，其中该基板包含含硅层。3. 根据权利要求1的集成电路结构的制备方法，其中该前驱层包含钛及硅。4. 根据权利要求1的集成电路结构的制备方法，其中该第一热处理工艺 将该前驱层转换成C54相硅化钛层。5. 根据权利要求1的集成电路结构的制备方法，其中该第一温度由高温 计予以检测，该高温度对该集成电路结构的光特性变化相当灵敏。6. 根据权利要求4的集成电路结构的制备方法，其中该转换温度区间介 于740与770°C之间。7. 根据权利要求1的集成电路结构的制备方法，另包含在第二温度进行 第二热处理工艺以便致密化介面结构，该第二温度高于该第一温度。8. 根据权利要求1的集成电路结构的制备方法，其中该前驱层包含钴及硅。9. 根据权利要求8的集成电路结构的制备方法，其中该第一热处理工艺 在...

【专利技术属性】
技术研发人员：郑紫纶，巫政达，庄达淯，李伟恒，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]