自对准碳化硅半导体器件制造技术

一种具有更高电流稳定性的自对准碳化硅射频功率ＭＥＳＦＥＴ及制造该器件的方法。该器件包括被栅极凹陷分离的抬高的源极和漏极区，具有更高的电流稳定性，从而即使在低栅极偏压下也能够减少表面俘获效应。该器件可以用自对准处理形成，其中利用金属刻蚀掩模刻蚀基片，该基片包括位于ｎ掺杂ＳｉＣ沟道层上的ｎ↑［＋］掺杂ＳｉＣ层，从而限定抬高的源极和漏极区（例如，抬高的指）。对该金属刻蚀掩模进行退火，从而形成源极和漏极欧姆接触。然后生长或沉积单层或多层电介质膜，并进行各向异性刻蚀。接着用蒸发或其它各向异性沉积技术沉积肖特基接触层和最终的金属层，之后对电介质层进行任意的各向同性刻蚀。

【技术实现步骤摘要】
【国外来华专利技术】
本申请总体上涉及半导体器件，更具体地，涉及自对准碳化硅功率MESFET及其制造方法。
技术介绍
碳化硅金属半导体场效应晶体管(也就是MESFET)作为用于高功率连续波(CW)高频(S和X带)线性宽带单片式微波集成电路(MMIC)的理想器件而受到研发人员的巨大关注。[1]在过去十年里，功率SiC MESFET器件的开发取得了巨大成功。然而，关于这些器件的一些问题仍然没有解决。特别地，阻碍功率SiCMESFET器件广泛商业化的一个主要问题是，由于俘获效应导致的电流不稳。当电子被类受主能级(acceptor-like level)俘获在半绝缘(SI)基片上(通常称作“背栅控”的现象)或表面上(也就是表面俘获)时，发生俘获效应。使用p型缓冲层将沟道与基片隔离，显示可以降低背栅控[2]。另外还有报告，使用最新引入的高纯半绝缘基片显著最小化由于背栅控效应引起的电流不稳[3]。有多种方法可用于减小表面俘获效应。首先，可以采用各种技术钝化界面态。但是。即使进行了高度钝化之后，界面态密度仍然保持在1012的范围[4]。一种可替换方法是使用通过使主电流远离表面而将界面俘获对电流稳定性的影响最小化的器件结构。据报告，比较具有不同结构器件的电流稳定性的工作取得了令人鼓舞的结果[5]。但是，仍然需要一种具有更高电流稳定性的功率SiC MESFET。
技术实现思路
根据本专利技术的第一方面，提供了一种制造半导体器件的方法，其包括利用位于第一层n型SiC上的金属刻蚀掩模选择性刻蚀位于第二层n型SiC上的第一层n型SiC，其中第二层n型SiC用n型掺杂剂重掺杂的程度弱于第一层n型SiC，其中第二层n型SiC位于p型SiC层上，该p型SiC层位于SiC基片层上，并且其中刻蚀处理包括刻蚀透过第一层n型SiC，并进入第二层n型SiC，从而形成多个分立的抬高区，其每一个均具有上表面，该多个分立的抬高区彼此隔离，借此在相邻抬高区之间限定一个或多个凹陷，该一个或多个凹陷具有底表面和侧壁；对第一层n型SiC上的金属掩模进行退火，从而形成与抬高区上表面的欧姆接触；在第一和第二层n型SiC的暴露表面上，包括一个或多个凹陷的底表面和侧壁，沉积一层或多层电介质材料；各向异性刻蚀透过一个或多个凹陷底部上的一个或多个电介质层，从而暴露第二层n型SiC；和在一个或多个凹陷中暴露出的第二层n型SiC上沉积一种肖特基金属，从而形成栅极结。根据这个方面，在第二层n型SiC和p型缓冲层之间可以设置一n型SiC层，其用n型掺杂剂掺杂的程度比第二层n型SiC更重。一个或多个电介质材料层的沉积可以包括在第一和第二层n型SiC的暴露表面上沉积一SiO2层。一个或多个电介质材料层的沉积还可以包括在第一和第二层n型SiC的暴露表面上沉积一Si3N4层，随后沉积一SiO2层。该金属刻蚀掩模可以包括镍或铝。根据本专利技术的第二方面，提供了一种通过上述方法制造的半导体器件。根据本专利技术的第三方面，提供了一种半导体器件，其包括SiC基片层；p型SiC缓冲层，其位于SiC基片层上；n型SiC沟道层，其位于该缓冲层上，该沟道层包括相互间隔的多个抬高区域，这些抬高的区域具有上表面，并且在相邻抬高区之间限定一个或多个具有底表面和侧壁的凹陷；n型SiC源极/漏极层，其位于沟道层抬高区的上表面上，其中该源极/漏极层用n型掺杂剂掺杂的程度比沟道层高；金属接触，其位于n型SiC源极/漏极层上；肖特基金属栅极区，其位于至少一个凹陷的底表面上；和或多个电介质材料层，其位于一个或多个凹陷的侧壁上；其中栅极区与沟道层形成整流结(rectifying junction)，并且其中栅极区在凹陷的侧壁之间对准。根据一个实施例，该栅极区能够与凹陷侧壁上的一个或多个电介质层接触。选择地，栅极区能够与凹陷侧壁上的一个或多个电介质层隔离。该半导体器件可以进一步包括一n型SiC层，其用n型掺杂剂掺杂的程度比位于p型缓冲层和沟道层之间的沟道层更高。附图说明图1是SiC功率MESFET的示意性剖面图。图2A是根据第一实施例的自对准SiC功率MESFET的示意性剖面图。图2B是根据第二实施例的自对准SiC功率MESFET的示意性剖面图。图3是传统的(左)和自对准(右)SiC功率MESFET的电流和DCIV特性的比较。图4是制造自对准SiC MESFET的示意性工艺流程。图5包括用于开发自对准栅极金属化处理的测试结构的SEM照片(左和右下)以及显示源-栅I-V曲线的曲线记录器屏幕(右上角)。具体实施例方式如上所述，当电子被类受主能级俘获在半绝缘(SI)基片(其通常称作“背栅控”)或表面上时，MESFET器件中出现俘获效应。图1显示了在具有p型缓冲层14的半绝缘基片12上制造的SiC MESFET 10的示意性剖面图。从图1能够看出，SiC MESFET 10还包括n型沟道层16、n型源极区18、n型漏极区19以及源极接触20、栅极接触22和漏极接触24。在图1中，电子能够被受主态俘获的区域用减号表示。如前所述，已经开发出了各种器件结构，试图通过使主电流与表面相间隔，而将界面俘获对电流稳定性的影响最小化。例如，通过使用栅极凹陷化(gate-recessed)或掩埋栅极结构能够提高电流稳定性。然而，当电子流动非常接近表面附近时，即使栅极凹陷化或掩埋栅极结构也不能在低栅极偏压下阻止漏电流不稳。在此描述一种具有改善的电流稳定性的自对准功率SiCMESFET结构。在该器件中，表面上俘获的电子电荷对于输出特性的影响与传统的MESFET结构相比可以忽略。该器件能够用基于自对准技术的非常简单而经济的制造工艺加以制造。图2A显示了根据第一实施例的自对准功率SiC MESFET结构的示意性剖面图。如图2A所示，该器件包括半绝缘基片1，p型SiC缓冲层2，n型SiC沟道3，在沟道中形成的并被栅极凹陷28隔离的源极和漏极指26，以及n+源极和n+漏极层4。如图2A所示的器件还包括源极和漏极欧姆接触5和肖特基接触6。图中还显示了经由自对准金属化而形成的源极、漏极和栅极接触8。图2A还显示，该器件结构包括表面钝化层7。图2B显示了根据第二实施例的自对准功率SiC MESFET结构的示意性剖面图。图2B所示的器件与图2A所示器件结构相似。然而，该器件还包括任选的n型层3a。图2A和2B所示的器件包括表面钝化层7。然而，即使在表面俘获密度高的条件下，俘获在表面上的电子电荷对漏电流的影响也实际上可以消除。在具有如图2A所示结构的器件上进行二维(2-D)数值分析表明，在源-栅和栅-漏部分，电流不在靠近表面流动。相反，显示出器件在这些部分中的电流发生在源极和漏极指的体材料中。图2所示器件各层的示例性掺杂浓度和厚度如下所示 图3显示了传统器件内和在此描述的自对准器件内电流的比较。具体地，图3是传统的(左图)和在具有p型缓冲层的半绝缘基片上的自对准(右图)4H-SiC功率MESFET结构的电流和DC I-V特性比较。电流密度分布是在零栅极偏压和零界面俘获密度下模拟的(上面)，I-V特性是针对不同界面俘获密度模拟的(下面)。该模拟是用SilvacoAtlasTM2-D器件模拟器对界面俘获密度(Dit)的不同值进行的模拟。在图3所示的模拟中，传统的和自对准MESF本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：利用位于第一层ｎ型ＳｉＣ上的金属刻蚀掩模选择性地刻蚀位于第二层ｎ型ＳｉＣ上的第一层ｎ型ＳｉＣ，其中第二层ｎ型ＳｉＣ比第一层ｎ型ＳｉＣ更弱地用ｎ型掺杂剂重掺杂，其中第二层ｎ型ＳｉＣ位于一ｐ型ＳｉＣ层上，该ｐ型ＳｉＣ层位于一ＳｉＣ基片层上，并且其中刻蚀包括刻蚀通过第一层ｎ型ＳｉＣ并进入第二层ｎ型ＳｉＣ，以形成多个分立的抬高区，每一个分立的抬高区具有上表面，该多个分立的抬高区彼此隔离，借此在相邻抬高区之间限定一个或多个凹陷，该一个或多个凹陷具有底表面和侧壁；对第一层ｎ型ＳｉＣ上的金属刻蚀掩模进行退火，以形成抬高区的上表面上的欧姆接触；在第一和第二层ｎ型ＳｉＣ的暴露表面，包括所述一个或多个凹陷的底表面和侧壁上，沉积一个或多个电介质材料层；各向异性刻蚀通过所述一个或多个凹陷的底部上的一个或多个电介质层，以暴露第二层ｎ型ＳｉＣ；以及在一个或多个凹陷中暴露的第二层ｎ型ＳｉＣ上沉积肖特基金属，以形成栅极结。

【技术特征摘要】
【国外来华专利技术】US 2004-3-12 60/552,398;US 2005-3-11 11/076,8571.一种制造半导体器件的方法，包括利用位于第一层n型SiC上的金属刻蚀掩模选择性地刻蚀位于第二层n型SiC上的第一层n型SiC，其中第二层n型SiC比第一层n型SiC更弱地用n型掺杂剂重掺杂，其中第二层n型SiC位于一p型SiC层上，该p型SiC层位于一SiC基片层上，并且其中刻蚀包括刻蚀通过第一层n型SiC并进入第二层n型SiC，以形成多个分立的抬高区，每一个分立的抬高区具有上表面，该多个分立的抬高区彼此隔离，借此在相邻抬高区之间限定一个或多个凹陷，该一个或多个凹陷具有底表面和侧壁；对第一层n型SiC上的金属刻蚀掩模进行退火，以形成抬高区的上表面上的欧姆接触；在第一和第二层n型SiC的暴露表面，包括所述一个或多个凹陷的底表面和侧壁上，沉积一个或多个电介质材料层；各向异性刻蚀通过所述一个或多个凹陷的底部上的一个或多个电介质层，以暴露第二层n型SiC；以及在一个或多个凹陷中暴露的第二层n型SiC上沉积肖特基金属，以形成栅极结。2.根据权利要求1的方法，其中金属刻蚀掩模包括镍或铝。3.根据权利要求1的方法，其中在第二层n型SiC和SiC基片层上的p型SiC层之间有n型层，其用n型掺杂剂掺杂的程度比第二层n型SiC更重。4.根据权利要求3的方法，其中该SiC基片位于一金属层上。5.根据权利要求1的方法，其中退火发生在沉积一个或多个电介质材料层之前。6.根据权利要求1的方法，进一步包括在沉积肖特基金属之后刻蚀该一个或多个电介质层。7.根据权利要求1的方法，进一步包括在肖特基金属上以及在所述一个或多个抬高区的上表面上的欧姆接触上沉积金属。8.根据权利要求1的方法，其中沉积...

【专利技术属性】
技术研发人员：伊格尔桑金，加纳B卡萨迪，卓塞弗N莫莱特，
申请(专利权)人：半南实验室公司，
类型：发明
国别省市：US[美国]