具有导电性提高的非穿通半导体沟道的半导体器件及其制造方法技术

本发明专利技术描述了一种半导体器件，其中，器件中的电流被限制在整流结（例如，ｐ－ｎ结或金属－半导体结）之间。该器件提供了非穿通行为以及增强的电流传导性能。该器件可以是功率半导体器件，例如，结型场效应晶体管（ＪＦＥＴ）、静电感应晶体管（ＳＩＴ）、结型场效应晶闸管、或者ＪＦＥＴ限流器。可以由例如碳化硅（ＳｉＣ）的宽禁带半导体来制造该器件。根据某些实施方式，该器件可以是常关型ＳｉＣ垂直结型场效应晶体管。本发明专利技术还描述了制造该器件以及包括该器件的电路的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及一种半导体器件以及制造半导体器件的方法。
技术介绍
在用于功率切换应用的结型场效应器件中，通常非常希望不仅减小沟道电阻， 而且提供类似MOSFET的开关行为。具体来讲，一旦沟道被施加至栅极的阈值电压夹断 (pinch-off)，则希望器件可以阻断最大电压或额定电压。这种器件特性需要无限高的电压 阻断增益(voltage blocking gain) β。在结型场效应器件中，通常将较低的沟道电阻和较 高的电压阻断增益视为竞争性的器件特征。例如，在短沟道JFET或SIT中，与长沟道JFET 结构相比，总体器件电阻中的沟道电阻部分相对较小，并且电流饱和更加不显著。然而，电 压阻断增益也很小，并且阈值电压与阻断最大漏极电压所需的栅极偏置之间的差异非常 大，在某些情况下达到了数十伏特(例如，Merrett et al.「11)。另一方面，在可以提供较 高的电压阻断增益的长沟道增强型JFET中，电流饱和得太早以致于无法在线性区中充分 利用相对较低的导通状态沟道电阻(例如，Zhao et al.「21以及Sannuti et al.「31)。在 功率SiC VJFET的情况本文档来自技高网...

【技术保护点】
一种半导体器件，该半导体器件包括：　　第一导电类型的半导体材料的基板层；　　位于所述基板层上的第一导电类型的半导体材料的第一层；　　位于第一层上的第一导电类型的半导体材料的凸起区域，所述凸起区域包括上表面以及第一锥形侧壁和第二锥形侧壁；位于所述凸起区域的第一侧壁和第二侧壁上，并且位于与所述凸起区域相邻的第一层的上表面上的第二导电类型的半导体材料，其中，第二导电类型不同于第一导电类型；以及　　位于所述凸起区域的上表面上的第一导电类型的半导体材料的第三层；　　其中，所述凸起区域包括与第三层相邻的具有第一平均掺杂物浓度的第一部分和位于第一部分与第一层之间的具有第二平均掺杂物浓度的第二部分，其中，第一...

【技术特征摘要】
【国外来华专利技术】US12/117,1212008年5月8日.1.一种半导体器件，该半导体器件包括第一导电类型的半导体材料的基板层；位于所述基板层上的第一导电类型的半导体材料的第一层；位于第一层上的第一导电类型的半导体材料的凸起区域，所述凸起区域包括上表面以 及第一锥形侧壁和第二锥形侧壁；位于所述凸起区域的第一侧壁和第二侧壁上，并且位于与所述凸起区域相邻的第一层 的上表面上的第二导电类型的半导体材料，其中，第二导电类型不同于第一导电类型；以及位于所述凸起区域的上表面上的第一导电类型的半导体材料的第三层；其中，所述凸起区域包括与第三层相邻的具有第一平均掺杂物浓度的第一部分和位于 第一部分与第一层之间的具有第二平均掺杂物浓度的第二部分，其中，第一平均掺杂物浓 度低于第二平均掺杂物浓度，并且其中，第二平均掺杂物浓度高于第一层的平均掺杂物浓 度。2.根据权利要求1所述的半导体器件，其中，所述凸起区域还包括位于第一层与所述 凸起区域的第二部分之间的具有第三平均掺杂物浓度的第三部分，其中，第三平均掺杂物 浓度高于第一层的平均掺杂物浓度，并且其中，第三平均掺杂物浓度低于第二平均掺杂物 浓度。3.根据权利要求2所述的半导体器件，其中，所述凸起区域的第三部分在与所述凸起 区域的上表面垂直的方向上的厚度为0. 25 μ m到0. 75 μ m。4.根据权利要求2所述的半导体器件，其中，所述凸起区域的第三部分中的掺杂物浓 度在与所述凸起区域的上表面垂直的方向上是非均勻的，并且其中，与所述凸起区域的第 二部分相邻的所述凸起区域的第三部分中的掺杂物浓度高于与第一层相邻的所述凸起区 域的第三部分中的掺杂物浓度。5.根据权利要求2所述的半导体器件，其中，第三平均掺杂物浓度为IXlO16cnT3到 IXio1W3O6.根据权利要求1所述的半导体器件，其中，第一导电类型的半导体材料是η型半导体 材料，并且其中，第二导电类型的半导体材料是P型半导体材料。7.根据权利要求7所述的半导体器件，其中，所述半导体材料是宽禁带半导体材料。8.根据权利要求1所述的半导体器件，其中，所述半导体材料是SiC。9.根据权利要求1所述的半导体器件，其中，所述凸起区域的第一部分在与所述凸起 区域的上表面平行的方向上的平均宽度是0. 3 μ m至1. 7 μ m。10.根据权利要求1所述的半导体器件，其中，所述凸起区域的第一部分在与所述凸起 区域的上表面垂直的方向上的厚度为0. 25 μ m至1 μ m。11.根据权利要求1所述的半导体器件，其中，第一平均掺杂物浓度为IXlO16Cm-3到 IXio1W3O12.根据权利要求1所述的半导体器件，其中，第二平均掺杂物浓度为3X IO16cnT3到 SXio1W3O13.根据权利要求1所述的半导体器件，其中，所述凸起区域的第二部分在与所述凸起 区域的上表面垂直的方向上的厚度为0. 5 μ m至3 μ m。14.根据权利要求1所述的半导体器件，其中，所述凸起区域的第一部分中的掺杂物浓度是均勻的，并且其中，所述凸起区域的第二部分中的掺杂物浓度在与所述凸起区域的上 表面垂直的方向上以阶梯式关系变化。15.根据权利要求1所述的半导体器件，其中，所述凸起区域的第一部分中的掺杂物浓 度是均勻的，并且其中，所述凸起区域的第二部分中的掺杂物浓度在与所述凸起区域的上 表面垂直的方向上以线性关系变化。16....

【专利技术属性】
技术研发人员：伊戈尔·桑金，
申请(专利权)人：半南实验室公司，
类型：发明
国别省市：US