具有浪涌电流保护的半导体器件及其制造方法技术

本发明专利技术提供了一种具有浪涌电流保护的宽带隙半导体器件及其制造方法。该半导体器件包括通过等离子体蚀刻穿过在重掺杂ｎ－型衬底上生长的第一外延层而形成的轻掺杂ｎ－型区，还包括通过等离子体蚀刻穿过在第一外延层上生长的第二外延层而形成的多个重掺杂ｐ－型区。在ｐ－型区上以及在ｎ－型衬底的背面上形成欧姆接触。在ｎ－型区的上表面上形成肖特基接触。在正常工作条件下，器件中的电流流过肖特基接触。然而，由于来自于ｐ－型区的少数载流子注入而导致的电导调制，使得该器件能够承受非常高的电流密度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及宽带隙半导体材料的半导体器件，具体地，涉及 在碳化硅(SiC)中制备的二极管(包括肖特基势垒二极管和双极结型 二极管)，并涉及单片集成了这些二极管的结构，包括具有台面边缘终 止的结构。
技术介绍
包括肖特基和PiN二极管的单片器件已公知(例如，参见美国专 利No. 6,861,723和文献1 )。美国专利No. 6,573,128公开了 一种SiC 结势垒肖特基(JBS) /合并的P-I-N肖特基(MPS)栅，其由在穿过 外延生长层的等离子体蚀刻所限定的p -型岛上沉积的肖特基金属形 成。然而，这种结构不能有效保护自己不受浪涌电流的影响，这是因 为在p-型区上缺少p-型欧姆接触以及由p-型区的轻掺杂所导致的不充 分的电导调制。美国专利No. 6,104,043和No. 6,524,900公开了具有通过离子注入 形成的重掺杂p-型区的JBS/MPS 二极管。然而，如果如美国专利No. 6,104，043中所公开的那样形成对重一参杂注入的p-型区的欧姆接触，那 么在这种结构的漂移区中的电导调制将受到由剩余注入损伤导致的少 数载流子寿命较低的影响，甚至在高温下热退火之后也是如此。美国专利No. 4,982,260描述了通过蚀刻穿过由扩散产生的重掺杂 p-型阱的p-型发射区的限定。然而，由于(甚至在非常高的温度下)掺杂物扩散进入SiC进行得非常緩慢，所以，作为实际的问题，通过 离子注入，只能在n-型SiC中形成p-型阱，这就会带来如上所述的缺点。美国专利No. 6,897,133记载了通过在p-型材料中蚀刻沟槽并利用 p-型外延生长材料填充沟槽、随后进行化学机械抛光或其它平坦化步 骤来形成p-型发射区。然而，这种器件具有在常规工作条件下可显著 限制电流电导的JFET区。采用台面边缘终止(mesa edge termination )的SiC器件也已经公 知(文献2)。然而，对于Si的台面边缘终止技术通常不能应用于SiC 器件技术，原因在于，关于SiC的蚀刻和消除因蚀刻工艺所导致的损 伤的困难(例如，参见美国专利No. 5,449,925和文献3 )。在4H-SiC 二极管中使用台面终止也已经被公开了 (美国专利No. 6,897,133、文 献4和5 )。仍然需要具有改进特性的半导体器件。
技术实现思路
根据第一实施方案，提供了一种半导体器件的制造方法，该方法 包括选择性地蚀刻穿过n-型SiC半导体衬底层上的n-型SiC半导体材 料层上的p-型SiC半导体材料层，从而在所述半导体器件的中央部分 中暴露出下面的n-型SiC半导体材料；以及选择性地蚀刻穿过所述p-型半导体材料层和所述n-型SiC半导体 材料层，从而在所述半导体器件的外围部分中暴露出下面的n-型SiC 半导体衬底层；从而，形成台面结构，所述台面结构包括在具有侧壁和上表面的 所述衬底层上的n-型SiC半导体材料的凸起区，还包括由在所述n-型 SiC半导体材料的所述上表面的外围部分上的p-型SiC半导体材料的 连续凸起区所环绕的、所述n-型SiC半导体材料的所述上表面的中央 部分上的p-型SiC半导体材料的一个或多个离散凸起区；对所述半导体器件进行热氧化，从而在p-型SiC半导体材料的未蚀刻表面上、在包含n-型半导体材料的所述凸起区的所述侧壁的所述半导体器件的已蚀刻表面上、以及在暴露出的半导体衬底材料上形成氧化层；在所述氧化层上任选地形成一个或多个介电材料层；选择性地蚀刻穿过所述氧化层，并且选择性地蚀刻穿过在离散的 p-型区之上以及在连续凸起区之上的任何介电材料层，从而暴露出下 面的p-型SiC半导体材料；选择性地蚀刻穿过所述氧化层和在暴露的n-型SiC半导体材料之 上的任何介电材料层，从而在所述半导体器件的所述中央部分中暴露 出下面的n-型SiC半导体材料；在所述离散的p-型区的暴露出的p-型SiC半导体材料上、并在所 述p-型SiC半导体材料的连续凸起区的暴露出的p-型SiC半导体材料 上，形成欧姆接触；在所述欧姆接触上并在暴露出的n-型SiC半导体材料上沉积肖特 基金属。根据第二实施方案，提供了一种半导体器件，该半导体器件包括n-型SiC半导体材料的离散凸起区，其处于n-型SiC半导体衬底 层上，其中所述n-型SiC半导体材料的离散凸起区具有上表面和侧壁， 并且其中所述SiC半导体衬底层延伸至所述侧壁之外；p-型SiC半导体材料的一个或多个离散凸起区，其处于所述n-型 SiC半导体材料的所述上表面的中央部分上；p-型SiC半导体材料的连续凸起区，其位于所述n-型SiC半导体 材料的所述上表面的外围部分上，并且环绕所述p-型SiC半导体材料 的一个或多个离散凸起区，所述p-型SiC半导体材料的连续凸起区具 有外部边缘；欧姆接触，其处于所述p-型SiC的一个或多个离散凸起区上，并 且处于所述p-型SiC半导体材料的连续凸起区上；一个或多个介电材料层，其位于延伸至所述n-型SiC半导体材料 的离散区的外围之外的所述SiC半导体衬底层上，并且还位于所述n-型区的所述侧壁上，并且还位于所述p-型SiC半导体材料的连续凸起区的所述外部边缘上；以及第一金属层，其处于以下部件上并且与其相接触的所述p-型SiC 的一个或多个离散凸起区之上的欧姆接触；所述p-型SiC半导体材料 的连续凸起区上的欧姆接触；以及n-型SiC半导体材料的区域。附图说明图1是根据第一实施方案的器件的示意性剖面图2是用于制备图1的器件的示意性流程图3示出了器件台面上的p-型区的示例性布局；图4A是台面终止的4H-SiC PiN二极管的示意性剖面图4B的曲线图示出了在600V的反向偏置下对于不同界面电荷密 度的、沿着台面侧壁的电场分布；图5的曲线图示出了在4H-SiC PiN 二极管中假定零界面电荷密度 下沿着台面侧壁的电场动态分布；图6示出了在5.7pm、 1.25 x 10cm—3的基层条件下，在台面终止 的二极管上测量的非破坏性雪崩击穿；图7A和7B是示出了在相同衬底上所测量的击穿电压(A)和所 提取的E1DMAX (B)的晶片图谱。利用25V的步进来进行反向偏置测 量。从图镨中排除了 VB<850V的器件；以及图8的示意图示出了在利用不同边缘终止技术的4H-SiC PiN 二极 管之间的产量分布比较。参考标号1: N-型SiC衬底(例如，掺杂浓度大于1 x 1018cm-3)2:外延生长的SiC层(n-型)。该层的代表性的厚度可以为 0.75pm-100|am,并且代表性的掺杂浓度可以为5 x IO-I x 1017cm-3。3:外延生长的SiC层(p-型)。该层的代表性的厚度可以为 0.2pm-5|Lim,并且代表性的掺杂浓度可以为大于5 x 10'8cm-3。4:单层或多层介电叠层5:对n-型SiC材料的欧姆接触6:对p-型SiC材料的欧姆接触7:肖特基接触8:前侧最终金属化9:背面最终金属化具体实施例方式根据 一 个实施方案，该器件包括单片集成的肖特基势垒二极管和 以并联方式连接的p-型/本征/n-型(PiN)结型二极管。图l示出了示 例性的器件。在正常工作条件下，该器件作为肖特基势垒二极管，其 中电流的大部分流过肖特基接触。然而，在浪涌电流条件下本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：　选择性地蚀刻穿过ｎ－型ＳｉＣ半导体衬底层上的ｎ－型ＳｉＣ半导体材料层上的ｐ－型ＳｉＣ半导体材料层，从而在所述半导体器件的中央部分中暴露出下面的ｎ－型ＳｉＣ半导体材料；以及　选择性地蚀刻穿过所述ｐ －型半导体材料层和所述ｎ－型ＳｉＣ半导体材料层，从而在所述半导体器件的外围部分中暴露出下面的ｎ－型ＳｉＣ半导体衬底层；　从而，形成台面结构，所述台面结构包括在具有侧壁和上表面的所述衬底层上的ｎ－型ＳｉＣ半导体材料的凸起区，还包括由在所 述ｎ－型ＳｉＣ半导体材料的所述上表面的外围部分上的ｐ－型ＳｉＣ半导体材料的连续凸起区所环绕的、所述ｎ－型ＳｉＣ半导体材料的所述上表面的中央部分上的ｐ－型ＳｉＣ半导体材料的一个或多个离散凸起区；　对所述半导体器件进行热氧化，从而在ｐ－型 ＳｉＣ半导体材料的未蚀刻表面上、在包含ｎ－型半导体材料的所述凸起区的所述侧壁的所述半导体器件的已蚀刻表面上、以及在暴露出的半导体衬底材料上形成氧化层；　在所述氧化层上任选地形成一个或多个介电材料层；　选择性地蚀刻穿过所述氧化层， 并且选择性地蚀刻穿过在离散的ｐ－型区之上以及在连续凸起区之上的任何介电材料层，从而暴露出下面的ｐ－型ＳｉＣ半导体材料；　选择性地蚀刻穿过所述氧化层和在暴露的ｎ－型ＳｉＣ半导体材料之上的任何介电材料层，从而在所述半导体器件的所述中央部分 中暴露出下面的ｎ－型ＳｉＣ半导体材料；　在所述离散的ｐ－型区的暴露出的ｐ－型ＳｉＣ半导体材料上、并在所述ｐ－型ＳｉＣ半导体材料的连续凸起区的暴露出的ｐ－型ＳｉＣ半导体材料上，形成欧姆接触；　在所述欧姆接触上并在暴露出的ｎ－型Ｓｉ Ｃ半导体材料上沉积肖特基金属。...

【技术特征摘要】
【国外来华专利技术】US 2006-5-2 11/415,2791. 一种半导体器件的制造方法，包括选择性地蚀刻穿过n-型SiC半导体衬底层上的n-型SiC半导体材料层上的p-型SiC半导体材料层，从而在所述半导体器件的中央部分中暴露出下面的n-型SiC半导体材料；以及选择性地蚀刻穿过所述p-型半导体材料层和所述n-型SiC半导体材料层，从而在所述半导体器件的外围部分中暴露出下面的n-型SiC半导体衬底层；从而，形成台面结构，所述台面结构包括在具有侧壁和上表面的所述衬底层上的n-型SiC半导体材料的凸起区，还包括由在所述n-型SiC半导体材料的所述上表面的外围部分上的p-型SiC半导体材料的连续凸起区所环绕的、所述n-型SiC半导体材料的所述上表面的中央部分上的p-型SiC半导体材料的一个或多个离散凸起区；对所述半导体器件进行热氧化，从而在p-型SiC半导体材料的未蚀刻表面上、在包含n-型半导体材料的所述凸起区的所述侧壁的所述半导体器件的已蚀刻表面上、以及在暴露出的半导体衬底材料上形成氧化层；在所述氧化层上任选地形成一个或多个介电材料层；选择性地蚀刻穿过所述氧化层，并且选择性地蚀刻穿过在离散的p-型区之上以及在连续凸起区之上的任何介电材料层，从而暴露出下面的p-型SiC半导体材料；选择性地蚀刻穿过所述氧化层和在暴露的n-型SiC半导体材料之上的任何介电材料层，从而在所述半导体器件的所述中央部分中暴露出下面的n-型SiC半导体材料；在所述离散的p-型区的暴露出的p-型SiC半导体材料上、并在所述p-型SiC半导体材料的连续凸起区的暴露出的p-型SiC半导体材料上，形成欧姆接触；在所述欧姆接触上并在暴露出的n-型SiC半导体材料上沉积肖特基金属。2. 根据权利要求1所述的方法，进一步包括在所述肖特基金属上 形成金属层。3. 根据权利要求1所述的方法，进一步包括在与所述n-型SiC半 导体材料层相对的所述半导体衬底层上沉积欧姆接触。4. 根据权利要求3所述的方法，进一步包括在所述半导体衬底层 上的所述欧姆接触上形成金属层。5. 根据权利要求1所述的方法，其中所述n-型SiC衬底层的掺杂 浓度大于lxl018cm-3。6. 根据权利要求1所述的方法，其中所述n-型SiC半导体层的摻 杂浓度处于5 xio14- lxl0'7cm—3之间。7. 根据权利要求1所述的方法，其中所述p-型SiC半导体材料的 一个或多个离散凸起区和所述p-型SiC半导体材料的连续凸起区的掺 杂浓度均处于5 xio14 - lxlO口cm-3之间。8. 根据权利要求1所述的方法，其中所述n-型SiC半导体层的厚 度为0.75jim— 100|im。9. 根据权利要求1所述的方法，其中所述p-型SiC半导体材料的 一个或多个离散凸起区和所述p-型SiC半导体材料的连续凸起区的厚 度均为0.2-5jam。10. 根据权利要求1所述的方法，其中所述欧姆接触包...

【专利技术属性】
技术研发人员：伊格尔桑金，约瑟夫尼尔梅里特，
申请(专利权)人：半南实验室公司，
类型：发明
国别省市：US[美国]