具有毛刺抑制能力的电流舵型数模转换电路制造技术

本发明专利技术公开了一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列及输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载，本发明专利技术可以有效地降低DAC的输出端电流毛刺，并且可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。

Current steering type digital to analog conversion circuit with glitch suppression capability

The invention discloses a burr suppression current steering DAC circuit, including register, decoder, latch, current source array and output circuit, the digital analog conversion circuit in a complementary form of dual output, by a differential output current source in parallel with the current source array, the decoder the strobe switch state according to the different control of the current source array for each of the current source of the digital analog conversion circuit of input data, and then control the output current to the differential output A or B terminal, so that the output value of the input data corresponding to the output circuit is connected with the current source array differential output, the output of the the current source array by one or more current mirroring connection after load, the invention can effectively reduce the output current of DAC and burr, without changing the circuit structure under the condition of Fused directly with other current source structures and used together.

【技术实现步骤摘要】
具有毛刺抑制能力的电流舵型数模转换电路
本专利技术涉及一种电流舵型数模转换电路，特别是涉及一种具有毛刺抑制能力的电流舵型数模转换电路。
技术介绍
随着数字电视技术的快速发展，高速、较高分辨率的DAC（Digitaltoanalogconverter，数模转换器）变得必不可少。其中，电流舵型DAC以其速度快、线性度高、效率高等诸多优点在高清电视、数字电视机顶盒等视频系统中得到广泛应用。电流舵型DAC的基本结构如图1所示，电流舵型DAC（CurrentSteeringDAC）由寄存器、译码器、锁存器和电流源阵列等模块构成，输入数据经寄存器和译码器并由时钟同步后输入电流源阵列，选择控制每个电流单元的开关，使电流单元的输出流向IA端或者IB端，进而驱动外部负载。对于电流源阵列，常用的单位电流源电路如图2所示。VB为偏置电压，常用M1作镜像基准电流，M2和M3为MOS开关，SWA和SWB为译码器输出的互补控制信号，保证在同一时间里M2和M3只有一个导通，进而选择电流源的电流流向IOA或者IOB直接用于驱动外部负载。上述电流结构简单，但是SWA和SWB在变化的过程中，由于寄生电容耦合作用等会引起与IOA及IOB相连的负载中产生大的电流毛刺，这往往对整个DAC的动态参数和静态参数都会有影响，因此寻求新颖的电路结构变得很有必要。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供具有毛刺抑制能力的电流舵型数模转换电路，其可以有效地降低DAC的输出端电流毛刺，并且可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。为达上述及其它目的，本专利技术提出一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列，该数模转换电路还包括一输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载。进一步地，该输出电路包括两个1：m的电流镜电路，分别接于该电流源阵列的差分输出端。进一步地，每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该电流源阵列的输出，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极连接至电源正端，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极、该第四PMOS管栅极与该第一PMOS管漏极相连，并接该电流源阵列输出。进一步地，该输出电路包括两个1：k的电流镜电路以及两个1：m的电流镜电路，每个1：k的电流镜电路的基准连接于该电流镜阵列的差分输出端，每个1：m的电流镜电路的基准分别连接于对应的1：k的电流镜电路的镜像输出端，各1：m的电流镜电路的镜像输出端连接负载。进一步地，每个1：k的电流镜电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第四NMOS管，该第一NMOS管漏极接该电流源阵列的输出，其源极与该第二NMOS管漏极相接，该第三NMOS管漏极输出接1:m的电流镜电路，其源极与该第四NMOS管漏极相接，该第四NMOS管源极与该第二NMOS管源极连接至电源负端，该第一NMOS管栅极与该第三NMOS管栅极相连，该第二NMOS管栅极、该第四NMOS管栅极与该第一NMOS管漏极相连，并接该电流源阵列输出。进一步地，每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该第三NMOS管漏极，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极相连，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极与该第四PMOS管栅极相连，并接该第三NMOS管漏极。进一步地，该电流源阵列为NMOS型电流源阵列，由n个完全相同的单位电流源并联而成，每个单位电流源包括6个NMOS管，NMOS管（M1-1）和NMOS管（M2-1）构成cascode（共源-共栅或共射-共基）电流镜，NMOS管（M3-1）和NMOS管（M4-1）为选通开关，其源极接NMOS管（M1-1）和NMOS管（M2-1）构成的cascode电流镜，栅极分别接译码器的输出SWB1和SWA1，由译码器的输出SWA1和SWB1决定电流源中的电流流向支路A或支路B，NMOS管（M5-1）和NMOS（M6-1）源极和漏极均被短接，其栅极分别接译码器的输出SWA1和SWB1，源极分别接选通开关（M3-1）和选通开关（M4-1）的漏极，漏极接该输出电路，分别输出该电流源阵列的差分输出。与现有技术相比，本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路由多路差分输出电流源并联构成电流源阵列，通过译码器根据DAC输入数据的不同控制每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，并将电流源阵列的输出经输出电路的电流镜隔离后再输出，实现了有效降低DAC的输出端电流毛刺的目的，并且本专利技术可以在不修改电路整体结构的情况下与其他电流源结构直接融合并一起使用。附图说明图1为现有技术之电流舵型DAC的结构框图；图2为现有技术之电流舵型DAC的单位电流源的电路示意图；图3为本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路的架构示意图；图4为本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路之第一较佳实施例的电流源阵列33及输出电路34的电路示意图；图5为本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路之第二较佳实施例的电流源阵列33及输出电路34的电路示意图。图6为本专利技术对比传统电路的一个仿真结果对比示意图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图3为本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路的架构示意图。如图3所示，本专利技术一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器30、译码器31、锁存器32、电流源阵列33以及输出电路34，该电流舵型数模转换电路以互补的形式双端输出，电路由多路差分输出电流源并联构成电流源阵列33，译码器31根据DAC输入数据的不同控制每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，即数模转换电路的输入数据（数字信号）经寄存器30和译码器31并由时钟同步后输入电流源阵列33，选择控制电流源阵列每个电流单元的开关，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应；输出电路34连接电流源阵列33的差分输出，将电流源阵列33的输出经一次或多本文档来自技高网...

【技术保护点】
一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列，其特征在于：该数模转换电路还包括一输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载，该输出电路包括两个1：k的电流镜电路以及两个1：m的电流镜电路，每个1：k的电流镜电路的基准连接于该电流镜阵列的差分输出端，每个1：m的电流镜电路的基准分别连接于对应的1：k的电流镜电路的镜像输出端，各1：m的电流镜电路的镜像输出端连接负载，其中k和m均为大于等于1的整数。

【技术特征摘要】
1.一种具有毛刺抑制能力的电流舵型数模转换电路，包括寄存器、译码器、锁存器、电流源阵列，其特征在于：该数模转换电路还包括一输出电路，该数模转换电路以互补的形式双端输出，由多路差分输出电流源并联构成该电流源阵列，该译码器根据该数模转换电路输入数据的不同控制该电流源阵列每个电流源选通开关的状态，进而控制输出电流流向差分输出A端或B端，使输出值与输入数据一一对应，该输出电路连接该电流源阵列的差分输出，将该电流源阵列的输出经一次或多次电流镜镜像后连接负载，该输出电路包括两个1：k的电流镜电路以及两个1：m的电流镜电路，每个1：k的电流镜电路的基准连接于该电流镜阵列的差分输出端，每个1：m的电流镜电路的基准分别连接于对应的1：k的电流镜电路的镜像输出端，各1：m的电流镜电路的镜像输出端连接负载，其中k和m均为大于等于1的整数。2.如权利要求1所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：该输出电路包括两个1：m的电流镜电路，分别接于该电流源阵列的差分输出端。3.如权利要求2所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：每个1:m的电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管，该第一PMOS管漏极接该电流源阵列的输出，其源极与该第二PMOS管漏极相接，该第三PMOS管漏极输出接负载，其源极与该第四PMOS管漏极相接，该第四PMOS管源极与该第二PMOS管源极连接至电源正端，该第一PMOS管栅极与该第三PMOS管栅极相连，并接偏置电压，该第二PMOS管栅极、该第四PMOS管栅极与该第一PMOS管漏极相连，并接该电流源阵列输出。4.如权利要求1所述的一种具有毛刺抑制能力的电流舵型数模转换电路，其特征在于：每个1：k的电流镜电路包括第一NMOS管、第二NMOS管、第三NMOS管以及第四NM...

【专利技术属性】
技术研发人员：王志利，张宁，谢加雄，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31