大电流浪涌抑制器制造技术

本发明专利技术公开了一种大电流浪涌抑制器，包括供电电路，用于对输入电压进行稳压处理后输出电压信号；方波发生电路，用于接收供电电路输出的电压信号以产生固定频率的方波信号；升压电路，用于接收方波信号并通过放大器后输出电压信号；NMOS管栅极电压抑制电路，用于将升压电路输出的电压信号抑制到预定范围内再输出供给外部电路，包括至少两组串联的NMOS管组，每组NMOS管组包括至少两个并联的NMOS管。本发明专利技术由于NMOS管栅极电压抑制电路中的NMOS管采取串并联结合的结构设计，当浪涌电压来临时，NMOS管栅极电压抑制电路中的各NMOS管的栅极电压分别抑制到不同的电压，各NMOS管分别承担一部分负荷，解决了现有NMOS管并联结构中单个NMOS管因承担过大功耗而易受损的问题。

【技术实现步骤摘要】

本专利技术涉及航空电源系统
，尤其涉及一种大电流浪涌抑制器。
技术介绍
随着人们物质水平的不断提升及对出行效率的要求，乘坐飞机出行受到了人们的青睐。在飞机上的航空电源系统中，供电系统在加载和卸载时可能会产生高压脉冲，以发电机输出28V电压为例，在供电系统加载和卸载时可能会有一个电压最大为80V，时间长达数十毫秒的高压脉冲。为保护后续电路的安全，需在发电机输出端和DC/DC电源模块之间加一个浪涌抑制器模块，以抑制可能会出现的最大80V/100ms的脉冲，保障DC/DC电源模块的输入电压在允许的安全范围以内。目前，市场上类似的浪涌抑制器产品中，通常电流在7A以内的浪涌抑制器采取单个NMOS管方案即可，但当电流超过8A时，会采用多个NMOS管并联方式来处理，此时，因为器件内部参数不一致而会造成某个NMOS管承担的功耗远远大于其他NMOS管而出现容易受损的问题。
技术实现思路
本专利技术要解决的技术问题在于，提供一种大电流浪涌抑制器，解决现有技术中存在的NMOS管并联结构中单个NMOS管因承担过大功耗而易受损的问题。为解决上述问题，本专利技术采用的技术方案是：提供一种大电流浪涌抑制器，包括：供电电路，用于对输入电压进行稳压处理之后输出电压信号；方波发生电路，用于接收所述供电电路输出的电压信号以产生固定频率的方波信号；升压电路，用于接收所述方波发生电路的方波信号并通过放大器后输出电压信号；NMOS管栅极电压抑制电路，用于将所述升压电路输出的电压信号抑制到预定范围内再输出供给外部电路，包括至少两组串联的NMOS管组，每组NMOS管组包括至少两个并联的NMOS管。进一步地，所述供电电路包括依次串联的第一电阻R1、第二电阻R2和第一稳压二极管D1，所述第一电阻R1的外端还连接至外接输入端VIN，所述第一稳压二极管D1的阳极接地，所述供电电路还包括第一射极跟随器Q1，所述第一射极跟随器Q1的基极连接至第二电阻R2和第一稳压二极管D1之间的线路上，集电极连接至第一电阻R1和第二电阻R2之间的线路上，发射极与所述供电电路的输出端VCC连接且所述发射极还通过第一电容C1接地；所述输入端VIN连接至本抑制器的第一引出脚、第二引出脚，所述第一引出脚和第二引出脚作为本抑制器的外接电源输入引脚。进一步地，所述方波发生电路内部结构具体为：包括施密特触发器IC、第11电阻R11、第十四电阻R14、第八电容C8和第九电容C9，所述施密特触发器IC包括第1~第14管脚，所述第14管脚与所述供电电路的输出端VCC连接且所述第14管脚还通过第八电容C8接地，所述第7管脚接地，所述第1管脚和第2管脚连接至第10管脚且所述第10 管脚还依次通过第十四电阻R14和第九电容C9接地，所述第3管脚连接至升压电路，所述第8管脚和第9管脚连接至第十四电阻R14和第九电容C9之间的线路上，所述第5管脚和第6管脚连接至第四电阻R4的一端，所述第四电阻R4的另一端连接至所述供电电路的输出端VCC，所述第12管脚和第13管脚连接至第4管脚，所述第11管脚连接至NMOS管栅极电压抑制电路；所述第八电容C8的接地端连接至本抑制器的第三引出脚，所述第5管脚还连接至本抑制器的第四引出脚。进一步地，所述升压电路包括：自外接输入端VIN至外接输出端Vout依次串联的第十二电阻R12、第六电容C6、第六稳压二极管D6和第四电容C4，所述第十二电阻R12和第六电容C6之间的线路还通过一第8稳压二极管D8接地，所述第八稳压二极管D8的阳极接地；所述升压电路还包括与第六稳压二极管D6和第四电容C4的串联体并联的第七稳压二极管D7以及第七三极管Q7，所述第七稳压二极管D7的阳极连接至外接输出端Vout而阴极连接至第六稳压二极管D6的阳极，所述第六稳压二极管D6的阴极还连接至升压电路的输出端T；所述第七三极管Q7的发射极接地，集电极连接至第十二电阻R12和第八稳压二极管D8之间的线路上，基极通过第十三电阻R13连接至方波发生电路的第3管脚。进一步地，所述的NMOS管栅极电压抑制电路的NMOS管组包括两组NMOS管组，其中，第一NMOS管组包括第一NMOS管Q2和第二NMOS管Q4，第二NMOS管组包括第三NMOS管Q3和第四NMOS管Q5，所述第一NMOS管Q2和第二NMOS管Q4的漏极均连接至外接输入端VIN，所述第三NMOS管Q3和第四NMOS管Q5的源极均连接至外接输出端Vout、第四稳压二极管D4的阳极以及本抑制器的第七引出脚和第八引出脚；所述第一NMOS管Q2的栅极和所述第二NMOS管Q4的栅极分别通过第五电阻R5和第六电阻R6连接至第三电阻R3的第一端，所述第一NMOS管Q2和第二NMOS管Q4的源极均连接至第三NMOS管Q3和第四NMOS管Q4的漏极和第三稳压二极管D3的阳极，所述第三稳压二极管D3的阴极连接至第三电阻R3的第一端和第二稳压二极管D2的阴极，所述第二稳压二极管D2的阳极接地；所述第三NMOS管Q3和第四NMOS管Q5的栅极分别通过第七电阻R7和第八电阻R8连接至第四电阻R4的第一端，所述第四电阻R4的第一端还连接至第四稳压二极管D4的阴极，所述第三电阻R3的第二端和所述第四电阻R4的第二端均与所述升压电路的输出端T连接；所述第四电阻R4的第一端还连接至第六三极管Q6的集电极，所述第六三极管Q6的基极通过第十电阻R10连接至方波发生电路的第11管脚，所述第六三极管Q6的发射极接地；所述第四电阻R4的第一端还通过第二电容C2和第九电阻R9的并联体连接至本抑制器的第六引出脚；本抑制器的第5引出脚与地之间逆向导通连接有第五稳压二极管D5。通过采用上述技术方案，本专利技术至少具有以下有益效果：本专利技术通过供电电路和方波发生电路输出固定频率的电压信号，再经由升压电路进行升压处理后由NMOS管栅极电压抑制电路进行电压抑制处理，由于NMOS管栅极电压抑制电路中的NMOS管采用串并联结合的结构设计，当浪涌电压来临时，NMOS管栅极电压抑制电路中的各NMOS 管的栅极电压分别抑制到不同的电压，各NMOS管分别承担一部分负荷，解决了现有NMOS管并联结构中单个NMOS管因承担过大功耗而易受损的问题。附图说明图1是本专利技术大电流浪涌抑制器的结构示意图。图2是本专利技术大电流浪涌抑制器的供电电路内部结构示意图。图3是本专利技术大电流浪涌抑制器的方波发生电路内部结构示意图。图4是本专利技术大电流浪涌抑制器的升压电路内部结构示意图。图5是本专利技术大电流浪涌抑制器的NMOS管栅极电压抑制电路内部结构示意图。图6是本专利技术大电流浪涌抑制器的拓扑结构工作流程图。具体实施方式下面结合附图和具体实施例对本专利技术作进一步详细说明。应当理解，本专利技术的示意性实施例及其说明用于解释本专利技术，但并不作为对本专利技术的限定。如图1所示，本专利技术提供一种大电流浪涌抑制器，包括：供电电路1，用于对输入电压进行稳压处理之后对外输出电压信号；方波发生电路2，用于接收所述供电电路1输出的电压信号以产生一个固定频率的方波信号；升压电路3，用于接收所述方波发生电路2的方波信号并通过一个放大器后输出一个电压信号；NMOS管栅极电压抑制电路4，用于将所述升压电路3输出的电压信号抑制到预定范围内，然后输出供给外部电路，包括至少两组串联的NMOS管组，每本文档来自技高网...

【技术保护点】
一种大电流浪涌抑制器，其特征在于：包括：供电电路（1），用于对输入电压进行稳压处理之后对外输出电压信号；方波发生电路（2），用于接收所述供电电路（1）输出的电压信号以产生固定频率的方波信号；升压电路（3），用于接收所述方波发生电路（2）的方波信号并通过放大器后输出电压信号；NMOS管栅极电压抑制电路（4），用于将所述升压电路（3）输出的电压信号抑制到预定范围内再输出供给外部电路，包括至少两组串联的NMOS管组，每组NMOS管组包括至少两个并联的NMOS管。

【技术特征摘要】
1.一种大电流浪涌抑制器，其特征在于：包括：供电电路（1），用于对输入电压进行稳压处理之后对外输出电压信号；方波发生电路（2），用于接收所述供电电路（1）输出的电压信号以产生固定频率的方波信号；升压电路（3），用于接收所述方波发生电路（2）的方波信号并通过放大器后输出电压信号；NMOS管栅极电压抑制电路（4），用于将所述升压电路（3）输出的电压信号抑制到预定范围内再输出供给外部电路，包括至少两组串联的NMOS管组，每组NMOS管组包括至少两个并联的NMOS管。2.根据权利要求1所述的大电流浪涌抑制器，其特征在于：所述供电电路（1）包括依次串联的第一电阻R1、第二电阻R2和第一稳压二极管D1，所述第一电阻R1的外端还连接至外接输入端VIN，所述第一稳压二极管D1的阳极接地；所述供电电路（1）还包括第一射极跟随器Q1，所述第一射极跟随器Q1的基极连接至第二电阻R2和第一稳压二极管D1之间的线路上，集电极连接至第一电阻R1和第二电阻R2之间的线路上，发射极与所述供电电路（1）的输出端VCC连接且所述发射极还通过第一电容C1接地；所述外接输入端VIN连接至本抑制器的第一引出脚、第二引出脚，所述第一引出脚和第二引出脚作为本抑制器的外接电源输入引脚。3. 根据权利要求1所述的大电流浪涌抑制器，其特征在于：所述方波发生电路（2）内部结构具体为：包括施密特触发器IC、第十一电阻R11、第十四电阻R14、第八电容C8和第九电容C9，所述施密特触发器IC包括第1~第14管脚，所述第14管脚与所述供电电路（1）的输出端VCC连接且所述第14管脚还通过第八电容C8接地，所述第八电容C8的接地端还连接至本抑制器的第三引出脚，所述第7管脚接地，所述第1管脚和第2管脚连接至第10管脚且所述第10 管脚还依次通过第十四电阻R14和第九电容C9接地，所述第3管脚连接至升压电路（3），所述第8管脚和第9管脚连接至第十四电阻R14和第九电容C9之间的线路上；所述第5管脚和第6管脚连接至第十一电阻R11的一端，所述第5管脚还连接至本抑制器的第四引出脚，所述第十一电阻R11的另一端连接至所述供电电路（1）的输出端VCC，所述第12管脚和第13管脚连接至第4管脚，所述第11管脚连接至NMOS管栅极电压抑制电路（4）。4.根据权利要求3所述的大电流浪涌抑制器，其特征在于：所述升压电路（3）包括：自外接输入端VIN至外接输出端Vout...

【专利技术属性】
技术研发人员：李迪伽，
申请(专利权)人：深圳市振华微电子有限公司，
类型：发明
国别省市：广东;44