用于形成晶体管的方法技术

本发明专利技术提供了一种用于在衬底上形成半导体器件的过程中沉积半导体材料的方法，该半导体器件诸如金属氧化物晶体管。在一个实施例中，本发明专利技术主要提供了一种处理衬底的方法，包括在具有第一电导率的衬底上形成栅极介质，在栅极介质上形成栅极，沿栅极两侧的侧壁侧面形成第一对侧壁垫片，蚀刻位于该电极两侧的一对源／漏区域轮廓，在该源／漏区域轮廓中选择性沉积硅锗材料以形成硅锗源／漏区域，并在沉积的硅锗材料中注入掺杂剂以形成具有第二电导率的源／漏区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例主要涉及半导体制造工艺和半导体器件领域，尤其涉及在形成半导体器件时沉积含硅薄膜的方法。现有技术描述随着晶体管尺寸越来越小，制造诸如含硅MOSFET器件(金属氧化物半导体场效应晶体管)的100纳米以下的超浅源/漏结CMOS器件(互补金属氧化物半导体)面临越来越多的挑战。根据掺杂剂的导电类型，该MOS(FET)晶体管可以包括p-沟道MOS(PMOS)晶体管和n-沟道MOS(NMOS)晶体管，其中PMOS具有p型沟道，即在该沟道中空穴负责导电，而NMOS具有n型沟道，即在该沟道中电子负责导电。硅基材料可以用于制造MOSFET器件。例如，在PMOS应用中，晶体管的凹进区域的薄膜通常是硅锗，而在NMOS应用中，晶体管凹进区域的薄膜可以是SiC。硅锗和单纯的硅相比，更容易注入更多的硼从而减小结型电阻率，从而改进器件的性能，例如，在衬底表面上，与硅和硅锗的接触面相比，硅锗和硅化物层的接触面具有一个更低的肖特基势垒。凹进区域包括源/漏扩展或者源/漏图形，通过蚀刻硅来生成凹进的源/漏图形，然后用选择性成长的硅锗外延层填充经过蚀刻的表面制造该源/漏扩展和源/漏图形。硅和硅锗材料之间的晶格失配产生压应力，该压应力沿结的侧面尺寸传递从而在PMOS沟道中产生压应变，从而增加空穴的迁移率，改善了器件的性能。选择性的硅外延(Si-外延)沉积和硅锗外延沉积允许外延层在硅沟槽中生长而不在介电区生长。在半导体器件中可利用选择性外延，诸如在源/漏内、源/漏延伸、接触插头和双极器件的基极层沉积。此外，选择性外延允许在掺杂的同时完成掺杂剂激活，从而可以省略后退火工艺。可以通过硅蚀刻和选择性外延精确确定结深。改进的结深同样产生压应力。在器件制造过程中采用含硅材料的一个实施例为MOSFET器件的生产。但是，在特征尺寸不断降低的超浅源/漏结应用中，传统的制造过程导致串联电阻增加并降低了PMOS器件中的压应力。此外，晶体管源/漏区域表面的硅化导致结点消耗，结点消耗进一步增加了串联电阻并且产生张应力，该张应力抵消了在晶体管中形成的所需的压应力。因此，传统的结合硅锗材料制造MOSFET的蚀刻和沉积工艺已经无法满足要求，并且产生不必要的掺杂剂扩散和应力松弛效应。因此，对于一种用于选择性并外延沉积硅和具有较高掺杂浓度的硅化合物的工艺以及引入具有优良器件性能的半导体器件存在很大的需求。
技术实现思路
本专利技术用于在半导体器件中使用的沉积材料，在一个实施例中，提供了一种用于处理衬底的方法，该处理方法包括在衬底上形成具有第一导电率的栅极介质，在所述栅极介质上形成栅极，在所述衬底表面注入第一掺杂剂以在电极的两侧形成具有第二导电率的源/漏区域，其中，源/漏区域有垂直部分和水平部分，沿栅极两侧相对侧壁的侧面形成一对侧壁垫片，其中第一对侧壁垫片覆盖源/漏区域的第一垂直部分，注入第一掺杂剂以增加源/漏区域的第一水平部分，去除第一对侧壁垫片的一部分以暴露更大部分的源/漏区域垂直部分，蚀刻位于电极两侧源/漏区域的一对特征轮廓，其中该蚀刻步骤去除至少部分源/漏区域，在特征轮廓中选择性沉积硅锗材料以形成硅锗源/漏区域，并且在一对侧壁垫片上沉积侧壁材料以覆盖硅锗源/漏区域的第一垂直部分。在另一个实施例中，提供了一种用于处理衬底的方法，包括在衬底上形成具有第一电导率的栅极介质，在所述栅极介质上形成栅极，沿栅极两侧的侧壁侧面形成一对侧壁垫片，在该电极的两侧蚀刻一对源/漏区域轮廓，在源/漏区域轮廓上选择性沉积硅锗材料，并且在沉积的硅锗材料内注入掺杂剂以生成具有第二电导率的源/漏区域。附图说明为了更好的理解上述的本专利技术的特征，以下结合附图对本专利技术进行更具体的说明，注意附图给出的仅仅是本专利技术的一些典型的实施例，所以它们不能作为对本专利技术的限制，本专利技术容许其他等效的实施方式。图1A-G所示为一种硅锗集成方案的实施例；以及图2A-E所示为硅锗集成方案的另一个实施例。具体实施例方式本专利技术提供用于形成半导体器件的工艺，该工艺包括外延沉积含硅化合物的步骤。这里，含硅化合物包括硅、硅锗(SiGe)、碳化硅(SiC)、碳硅锗(SiGeC)、其掺杂变体以及所述物质组合的沉积层或者沉积膜。可以在原子层外延(ALE)、化学汽相沉积(CVD)、原子层沉积(ALD)领域中公知的设备中实施本专利技术的工艺。这些设备使反应源与经过加热并生长有硅化合物薄膜的衬底接触。可以在约1毫托到约2300托的压力范围内执行本专利技术的工艺，优选范围为约0.1托到约200托之间。可用于沉积含硅薄膜的硬件包括Epi Centurasystem、DSP IITM硅蚀刻机和Poly Gen系统，这些设备均可以从位于加利福尼亚Santa Clara的Applied Material公司购买得到。在授予Applied Material公司美国专利公开20030079686中公开了一种适合的ALD设备，其标题为“Gas Delivery Apparatus and Methods for ALD(ALD的气体分配装置和方法)”，为了描述所述装置将该公开的内容在此因若作为参考。其他适合的设备包括现有技术中公知的分批、高温炉。下述的工艺实施例用硅锗材料形成结构。在第一实施例中，提供了一种在硅材料的蚀刻的部分形成硅锗源/漏区域的方法。在第二实施例中，可以通过选择性沉积硅锗材料以形成源/漏区域轮廓从而形成诸如MOSFET结构的集成结构，并且，在沉积的硅锗材料中注入掺杂剂以形成掺杂的源/漏区域。图1A-1E示出了一种形成如第二实施例所述的集成结构的一个工艺的多个步骤。图1A示出了衬底100，该衬底包括一个半成品的p型金属氧化物半导体器件(PMOS)。该PMOS具有p型沟道，即在该沟道中空穴负责导电。衬底100包括多个场隔离区域110(场隔离结构110)，该场隔离区域用于隔离不同类型电导率的阱以及用于隔离相邻的晶体管，场隔离区域110优选地采用浅槽隔离(STI)区域，该浅槽隔离区域通过在衬底100上蚀刻出的一个槽然后用沉积的氧化物填充而形成，需要的话可以使用合适的诸如氮化物的隔离物代替氧化物。衬底100包括具有第一电导率的n型区域120，该n型区域120形成于两个隔离区域110之间。合适的电导率范围为约1×1017atoms/cm3至1×1019atoms/cm3。该n型区域120可以由一个或者多个使用磷原子的注入工艺形成，作为可选的，也可以最后一次注入时，把砷原子注入到硅衬底100中。也可以通过其他的方法形成该n型区域120，该其他方法包括提供一个初始掺杂的衬底或者在原位置上沉积具有所需电导率的掺杂半导体材料。在n型区域120的上表面形成栅极介质层130，栅极介质层130可以包括硅氧化物、氮化硅或者氧氮化硅层，该栅极介质层130的沉积厚度为约5至100之间。通过在栅极介质层130上沉积厚度介于约1000至约3500的多晶硅形成栅极140，然后用传统公知的照相平版印刷技术构图该多晶硅。可选地，该栅极140可以包括诸如金属的另一导电材料。对位于栅极两侧的n型区域120的暴露衬底表面诸如p型掺杂离子，同时对栅极140的上表面注入p型掺杂离子。该掺杂离子可以是硼离子或其他适合的p型离子。这些离子在n型区域120内形成导电的p型掺杂区域1本文档来自技高网...

【技术保护点】
一种处理衬底的方法，包括：在具有第一电导率的衬底上形成栅极介质；在所述栅极介质上形成栅极；在衬底的表面注入第一掺杂剂以在所述电极的两侧形成具有第二电导率的源／漏区域，所述源／漏区域具有垂直部分和水平部分；沿所 述栅极两侧相对的侧壁侧面形成一对侧壁垫片，其中第一对侧壁垫片覆盖源／漏区域的第一垂直部分；注入第一掺杂剂以增加源／漏区域的水平部分；去除第一侧壁垫片的一部分以暴露源／漏区域的更大垂直部分；　蚀刻位于所述电极两侧源／漏 区域内的一对特征轮廓，所述蚀刻过程去除了至少部分所述源／漏区域；在所述特征轮廓中选择性沉积硅锗材料以形成硅锗源／漏区域；以及在所述的一对侧壁垫片上沉积侧壁材料以覆盖所述硅锗源／漏区域的第一垂直部分。

【技术特征摘要】
【国外来华专利技术】US 2004-6-24 60/583,079;US 2005-5-6 11/123,5881.一种处理衬底的方法，包括在具有第一电导率的衬底上形成栅极介质；在所述栅极介质上形成栅极；在衬底的表面注入第一掺杂剂以在所述电极的两侧形成具有第二电导率的源/漏区域，所述源/漏区域具有垂直部分和水平部分；沿所述栅极两侧相对的侧壁侧面形成一对侧壁垫片，其中第一对侧壁垫片覆盖源/漏区域的第一垂直部分；注入第一掺杂剂以增加源/漏区域的水平部分；去除第一侧壁垫片的一部分以暴露源/漏区域的更大垂直部分；蚀刻位于所述电极两侧源/漏区域内的一对特征轮廓，所述蚀刻过程去除了至少部分所述源/漏区域；在所述特征轮廓中选择性沉积硅锗材料以形成硅锗源/漏区域；以及在所述的一对侧壁垫片上沉积侧壁材料以覆盖所述硅锗源/漏区域的第一垂直部分。2.根据权利要求1所述的方法，其特征在于，进一步包括在沉积的硅锗材料中注入第二掺杂剂以形成具有第三电导率的硅锗源/漏区域。3.根据权利要求1所述的方法，其特征在于，所述第一和第二掺杂剂选自硼、砷、磷及其组合。4.根据权利要求1所述的方法，其特征在于，所述第一电导率包括n型电导率，所述第二和第三电导率包括p型电导率。5.根据权利要求1所述的方法，其特征在于，所述第一电导率包括p型电导率，所述第二和第三电导率包括n型电导率。6.根据权利要求1所述的方法，其特征在于，进一步包括部分暴露的硅锗材料的金属硅化物。7.根据权利要求6所述的方法，其特征在于，所述金属的金属硅化包括镍硅化物。8.根据权...

【专利技术属性】
技术研发人员：法蓝努里，洛里D华盛顿，维克托莫罗茨，
申请(专利权)人：应用材料股份有限公司，
类型：发明
国别省市：US[美国]