改进的高电阻率衬底处置制造技术

本发明专利技术公开一种修改高电阻率衬底以使得衬底可静电夹持到卡盘的方法

【技术实现步骤摘要】
【国外来华专利技术】改进的高电阻率衬底处置
[0001]本申请要求
2021
年4月9日提交的美国专利申请第
17/226,277
号的优先权，其公开内容以全文引用的方式并入本文中
。


[0002]本公开的实施例涉及一种用于改进的衬底处置的方法，且特定来说，涉及一种用于改进的高电阻率衬底处理的方法
。

技术介绍

[0003]使用多个工艺制造衬底以产生半导体装置
。
在许多这些工艺中，将衬底夹持到表面以使得衬底在整个工艺中保持静止
。
[0004]可使用机械夹持实现这一夹持，其中衬底实体地附接到卡盘
。
尽管有效，但机械夹持可导致污染
、
工艺均匀性较差
、
有用晶片面积减少或因背侧气体压力而损坏衬底
。
替代地，可使用静电力将衬底夹持到卡盘
。
电场产生于卡盘内
。
这些电场导致衬底中的电子牵引到衬底的底部表面，在那里其受卡盘中的正电荷吸引
。
这一吸引用于将衬底夹持到卡盘
。
[0005]静电夹持极为有效且降低衬底受污染或损坏的可能性
。
然而，这一技术依赖于衬底具有相当低电阻率的事实
。
这允许电子在衬底内自由移动，从而产生静电夹持力
。
[0006]具有高电阻率的衬底，例如高电阻率硅
、
碳化硅以及砷化镓，不产生与硅衬底相同的夹持力
。
实际上，在一个测试中，当硅衬底安置在卡盘上时，静电卡盘中产生的电流是未填充卡盘情况下的三倍
。
相比而言，当高电阻率衬底安置在卡盘上时，卡盘中产生的电流几乎与未填充卡盘时相同
。
[0007]因为这一点，这些高电阻率衬底难以进行处理
。
举例来说，在低压下施加背侧气体可导致衬底变得未夹持
。
同时，低卡盘力将限制在一些情况下用于晶片冷却的高压背侧气体的使用
。
此外，这些衬底可能易受由于无法将累积电荷消散到卡盘而造成的损坏
。
[0008]因此，处理高电阻率衬底以使其可静电夹持到卡盘的方法将为有益的
。
另外，如果这一方法不会对产量产生不利影响或引入许多额外的制造工艺，那么其将是有利的
。

技术实现思路

[0009]公开一种修改高电阻率衬底以使得衬底可静电夹持到卡盘的方法
。
底部表面植入有降低电阻率的物质
。
通过这种方式，可大大降低衬底的底部表面的电阻率
。
在一些实施例中，为了植入底部表面，将涂层施加到顶部表面
。
在施加涂层之后，翻转衬底以使得前表面接触卡盘的顶部表面
。
随后将离子植入到所暴露底部表面中以产生低电阻率层
。
底部表面附近的低电阻率层的电阻率在植入之后可小于
1000
欧姆厘米
。
一旦已植入底部表面，就可常规地处理衬底
。
稍后可通过晶片背侧薄化工艺去除低电阻率层，而在一些实施例中，将对层进行电镀或金属化以形成竖直晶体管的电极
。
[0010]根据一个实施例，公开一种处理高电阻率衬底以实现静电夹持的方法
。
方法包括：将涂层施加到高电阻率衬底的顶部表面；将离子植入到高电阻率衬底的底部表面中以形成
低电阻率层；去除涂层，使得高电阻率衬底包括其底部表面附近的低电阻率层，所述高电阻率衬底可夹持到静电卡盘
。
在一些实施例中，涂层为低电阻率材料，使得在植入离子之前翻转高电阻率衬底，以使得涂层与静电卡盘的顶部表面接触且涂层允许将高电阻率衬底夹持到静电卡盘
。
在某些实施例中，涂层包括非晶碳或氧化钛
。
在某些实施例中，离子将低电阻率层的电阻率相对于高电阻率衬底的电阻率降低至少五个数量级
。
在一些实施例中，离子将低电阻率层的电阻率降低到小于
1000
欧姆厘米
。
在某些实施例中，离子将低电阻率层的电阻率降低到小于
100
欧姆厘米
。
在一些实施例中，高电阻率衬底包括
GaAs
衬底，且离子包括硅
。
在某些实施例中，高电阻率衬底包括
SiC
衬底，且离子包括磷
、
铝或硼
。
在一些实施例中，高电阻率衬底包括高电阻率硅衬底，且离子包括磷或硼
。
在某些实施例中，植入是使用非零倾斜角执行的
。
在一些实施例中，植入离子使得离子的峰值浓度出现在小于
500
纳米的深度处
。
在某些实施例中，稍后去除低电阻率层
。
在某些实施例中，稍后对低电阻率层进行电镀或金属化以形成电极
。
[0011]根据另一实施例，公开一种处理高电阻率衬底以实现静电夹持的方法，其中高电阻率衬底包括安置在顶部表面上的具有低电阻率的牺牲层
。
方法包括：将离子植入到高电阻率衬底的底部表面中，其中翻转高电阻率衬底，使得牺牲层与静电卡盘的顶部表面接触且牺牲层允许将高电阻率衬底夹持到静电卡盘；其中在植入之后，高电阻率衬底包括其底部表面附近的低电阻率层，所述高电阻率衬底可夹持到静电卡盘
。
在某些实施例中，离子将低电阻率层的电阻率相对于高电阻率衬底的电阻率降低至少五个数量级
。
在一些实施例中，离子将低电阻率层的电阻率降低到小于
1000
欧姆厘米
。
在某些实施例中，离子将低电阻率层的电阻率降低到小于
100
欧姆厘米
。
在某些实施例中，植入是使用非零倾斜角执行的
。
在一些实施例中，植入离子使得离子的峰值浓度出现在小于
500
纳米的深度处
。
在某些实施例中，高电阻率衬底包括
GaAs
衬底
、SiC
衬底或高电阻率硅衬底，且离子包括硅
、
磷
、
铝或硼
。
[0012]根据另一实施例，公开一种适用于静电夹持的高电阻率衬底
。
高电阻率衬底包括安置在衬底内的低电阻率层，其中低电阻率层包括降低电阻率的物质，且其中低电阻率层的电阻率为
1000
欧姆厘米或小于
1000
欧姆厘米
。
在某些实施例中，降低电阻率的物质的峰值浓度设置在2纳米与2微米之间的深度处
。
附图说明
[0013]为了更好地理解本公开，参考附图，其以引用的方式并入本文中且其中：
[0014]图
1A
‑
1F
示本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种处理高电阻率衬底以实现静电夹持的方法，包括：将涂层施加到所述高电阻率衬底的顶部表面；将离子植入到所述高电阻率衬底的底部表面中以形成低电阻率层；去除所述涂层，使得所述高电阻率衬底包括其底部表面附近的所述低电阻率层，所述高电阻率衬底可夹持到静电卡盘
。2.
根据权利要求1所述的方法，其中所述涂层为低电阻率材料，使得在植入所述离子之前翻转所述高电阻率衬底，以使得所述涂层与所述静电卡盘的顶部表面接触且所述涂层使所述高电阻率衬底夹持到所述静电卡盘
。3.
根据权利要求1所述的方法，其中所述涂层包括非晶碳或氧化钛
。4.
根据权利要求1所述的方法，其中所述离子将所述低电阻率层的电阻率相对于所述高电阻率衬底的所述电阻率降低至少五个数量级
。5.
根据权利要求1所述的方法，其中所述离子将所述低电阻率层的电阻率降低到小于
1000
欧姆厘米
。6.
根据权利要求5所述的方法，其中所述离子将所述低电阻率层的所述电阻率降低到小于
100
欧姆厘米
。7.
根据权利要求1所述的方法，其中所述高电阻率衬底包括砷化镓衬底
、
碳化硅衬底或高电阻率硅衬底，且所述离子包括硅
、
磷
、
铝或硼
。8.
根据权利要求1所述的方法，其中植入是使用非零倾斜角执行的
。9.
根据权利要求1所述的方法，其中植入所述离子使得离子的峰值浓度出现在小于
500
纳米的深度处
。10.
根据权利要求1所述的方法，其中稍后去除所述低电阻率层
。11.
根据权利要求1所述的方法，其中稍后对所述低电阻率层进行电镀或金属化以形成电极
。12.
一种处理高电阻率衬底以实现静电夹持的方法，其中所述高电阻率衬底包括安置在顶部表面上的具有低电阻率的牺牲层，所述方法包括：将离...

【专利技术属性】
技术研发人员：顾四朋，沈揆夏，
申请(专利权)人：应用材料股份有限公司，
类型：发明
国别省市：